منطق الديود والترانزستور

📅 آخر تحديث: ٢٠ يوليو ٢٠٢٦
✍️ نُشر في: ٢٠ يوليو ٢٠٢٦
📷 يحتوي على 3 صور
الموسوعة الحرة
مخطط لبوابة NAND ثنائية المدخلات DTL الأساسية. تعمل المقاومات R3 و R4 و V− على إزاحة جهد الخرج الموجب لمرحلة الإدخال DL إلى ما دون مستوى الأرض (لقطع الترانزستور عند جهد الإدخال المنخفض).

منطق الديود-الترانزستور ( DTL ) هو فئة من الدوائر الرقمية التي تُعتبر السلف المباشر لمنطق الترانزستور-الترانزستور . وقد سُمي بهذا الاسم لأن وظائف البوابات المنطقية AND و OR تُنفذ بواسطة منطق الديود ، بينما يتم تنفيذ الانعكاس المنطقي (NOT) والتضخيم (لتوفير استعادة الإشارة) بواسطة الترانزستور (على عكس منطق المقاوم-الترانزستور (RTL) ومنطق الترانزستور-الترانزستور (TTL)).

التطبيقات

تتكون دائرة DTL الموضحة في الصورة الأولى من ثلاث مراحل: مرحلة إدخال منطقية باستخدام الثنائيات (D1 وD2 وR1)، ومرحلة تحويل مستوى وسيطة (R3 وR4)، ومرحلة إخراج مكبر باعث مشترك (Q1 وR2). إذا كان كلا المدخلين A وB في حالة عالية (منطق 1؛ قريب من V+)، فإن الثنائيات D1 وD2 تكون منحازة عكسيًا. عندئذٍ، توفر المقاومتان R1 وR3 تيارًا كافيًا لتشغيل الترانزستور Q1 (دفعه إلى حالة التشبع) وتوفران أيضًا التيار اللازم للمقاومة R4. سيظهر جهد موجب صغير على قاعدة Q1 (VBE ، حوالي 0.3 فولت للجرمانيوم و0.6 فولت للسيليكون). سيؤدي تيار مجمع الترانزستور المُشغل إلى خفض جهد الخرج Q (منطق 0؛ VCE (sat) ، عادةً أقل من 1 فولت). إذا كان أحد المدخلين أو كلاهما منخفضًا، فسيعمل أحد ثنائيات الإدخال على الأقل، مما يؤدي إلى انخفاض الجهد عند المصعد إلى قيمة أقل من 2 فولت تقريبًا. عندئذٍ، يعمل المقاومان R3 وR4 كمقسم جهد، مما يجعل جهد قاعدة الترانزستور Q1 سالبًا، وبالتالي يُطفئه. سيكون تيار مجمع Q1 معدومًا تقريبًا، لذا سيرفع المقاوم R2 جهد الخرج Q إلى مستوى عالٍ (منطق 1؛ قريب من V+).

منطق الديود المبكر مع عاكس الترانزستور

دوائر منطق NAND و NOR DTL المستخدمة في بطاقات IBM 608. رموز الترانزستور PNP و NPN هي تلك المستخدمة من قبل IBM. [ 1 ]

حتى عام 1952، كانت شركة IBM تصنع الترانزستورات بتعديل ثنائيات الجرمانيوم الجاهزة ، ثم أنشأت مصنعها الخاص لتصنيع ترانزستورات الوصلات المعدنية في بوكيبسي . [ 2 ] [ 3 ] في منتصف خمسينيات القرن العشرين، استُخدم منطق الثنائيات في جهاز IBM 608، الذي كان أول حاسوب في العالم يعمل بالكامل بالترانزستورات. كانت بطاقة واحدة تتسع لأربع دوائر ثنائية الاتجاه، أو ثلاث دوائر ثلاثية الاتجاه، أو دائرة ثمانية الاتجاه. وكانت جميع إشارات الإدخال والإخراج متوافقة. كما كانت الدوائر قادرة على تبديل النبضات بدقة تصل إلى ميكروثانية واحدة.

استخدم مصممو جهاز التوجيه D-17B لعام 1962 منطق الصمام الثنائي والمقاوم قدر الإمكان، لتقليل عدد الترانزستورات المستخدمة.

منفصلة

استخدم جهاز IBM 1401 (الذي أُعلن عنه عام 1959 [ 4 ] ) دوائر DTL مشابهة للدائرة الموضحة في الصورة الأولى. [ 5 ] أطلقت IBM على هذا المنطق اسم "منطق الترانزستور الثنائي المُكمَّل" (CTDL). [ 6 ] تجنّب CTDL مرحلة تحويل المستوى (R3 وR4) من خلال التناوب بين بوابات NPN وPNP التي تعمل على جهود تغذية مختلفة. استخدمت دوائر NPN جهد +6 فولت و-6 فولت، وكان الترانزستور يُبدَّل عند جهد قريب من -6 فولت. أما دوائر PNP، فاستخدمت جهد 0 فولت و-12 فولت، وكان الترانزستور يُبدَّل عند جهد قريب من 0 فولت. على سبيل المثال، عند تشغيل بوابة NPN بواسطة بوابة PNP، فإن جهد العتبة سيكون -6 فولت في منتصف نطاق الجهد من 0 فولت إلى -12 فولت. وبالمثل، عند تشغيل بوابة PNP عند جهد 0 فولت بواسطة نطاق جهد من 6 فولت إلى -6 فولت. استخدمت وحدة المعالجة المركزية 1401 ترانزستورات وثنائيات من الجرمانيوم في بواباتها الأساسية. [ 7 ] كما أضافت وحدة المعالجة المركزية 1401 محثًا موصولًا على التوالي مع المقاوم R2. [ 7 ] [ 8 ] واستخدمت العبوة المادية نظام IBM المعياري المعياري .

مدمج

في نسخة الدائرة المتكاملة لبوابة DTL، يُستبدل المقاوم R3 بثنائيين لتحويل مستوى الجهد موصولين على التوالي. كما يُوصل الطرف السفلي للمقاوم R4 بالأرض لتوفير تيار انحياز للثنائيين ومسار تفريغ لقاعدة الترانزستور. تعمل الدائرة المتكاملة الناتجة بجهد تغذية واحد. [ 9 ] [ 10 ] [ 11 ]

في عام 1962، طرحت شركة Signetics عائلة SE100، أول منتجاتها وأول عائلة رقائق DTL ذات إنتاجية عالية. وفي عام 1964، أصدرت شركة Fairchild عائلة 930 من رقائق DTμL الدقيقة، والتي تميزت بمقاومة أفضل للتشويش، وحجم أصغر للرقاقة، وتكلفة أقل. وكانت هذه العائلة الأكثر نجاحًا تجاريًا من بين عائلات DTL، وقد قلدتها شركات تصنيع الدوائر المتكاملة الأخرى. [ 12 ] [ 13 ]

تحسين السرعة

ساعة رقمية مصنوعة بالكامل من ترانزستورات وثنائيات ومقاومات منفصلة، ​​بدون دوائر متكاملة. تستخدم هذه الساعة 550 ثنائيًا للتبديل و196 ترانزستورًا لتقسيم  تردد خط الطاقة البالغ 60 هرتز إلى نبضة واحدة في الثانية، وعرض الساعات والدقائق والثواني.

يُعدّ تأخير انتشار الإشارة في خط النقل المباشر (DTL) كبيرًا نسبيًا. فعندما يدخل الترانزستور في حالة التشبع نتيجة ارتفاع جميع مداخل الإشارة، تتراكم الشحنة في منطقة القاعدة. وعندما يخرج من حالة التشبع (عندما ينخفض ​​أحد المداخل)، يجب إزالة هذه الشحنة، مما يُهيمن على زمن الانتشار.

إحدى طرق تسريع عملية DTL هي إضافة مكثف صغير "لتسريع" التيار عبر المقاومة R3. يساعد هذا المكثف على إيقاف تشغيل الترانزستور عن طريق إزالة الشحنة المخزنة في قاعدته؛ كما يساعد أيضًا على تشغيله عن طريق زيادة جهد القاعدة الابتدائي. [ 14 ]

هناك طريقة أخرى لتسريع نقل البيانات في خط النقل المباشر (DTL) وهي تجنب تشبع ترانزستور التبديل. ويمكن تحقيق ذلك باستخدام دائرة تثبيت بيكر . سُميت دائرة تثبيت بيكر نسبةً إلى ريتشارد إتش.  بيكر، الذي وصفها في تقريره الفني الصادر عام 1956 بعنوان "دوائر التبديل ذات الكفاءة القصوى". [ 15 ]

في عام 1964، سجّل جيمس ر. بيارد براءة اختراع لترانزستور شوتكي . [ 16 ] في براءة اختراعه، منع ثنائي شوتكي الترانزستور من التشبع عن طريق تقليل الانحياز الأمامي على وصلة قاعدة-مجمع الترانزستور، مما قلل حقن حاملات الشحنة الأقلية إلى مستوى ضئيل. كما أمكن دمج هذا الثنائي على نفس الشريحة، وكان يتميز بتصميم مضغوط، ولا يحتوي على تخزين لشحنة حاملات الشحنة الأقلية، وكان أسرع من ثنائي الوصلة التقليدي. وأظهرت براءة اختراعه أيضًا كيفية استخدام ترانزستور شوتكي في دوائر DTL وتحسين سرعة التبديل لتصميمات المنطق المشبع الأخرى، مثل Schottky-TTL، بتكلفة منخفضة.

اعتبارات الربط البيني

تتمثل إحدى المزايا الرئيسية مقارنةً بمنطق المقاومة والترانزستور السابق في زيادة عدد المدخلات . بالإضافة إلى ذلك، لزيادة عدد المخرجات، يمكن استخدام ترانزستور وثنائي إضافيين. [ 17 ]

انظر أيضاً

مراجع

  1. ↑ دليل تعليمات عملاء IBM: دوائر مكونات الترانزستور ، ص 20 ، IBM، 1960.
  2. ↑ إيمرسون دبليو. بو، لايل آر. جونسون، جون إتش. بالمر، أنظمة IBM 360 وأنظمة 370 المبكرة ، الصفحات 33-34، مطبعة معهد ماساتشوستس للتكنولوجيا، 1991، رقم ISBN 0262161230.
  3. ↑ بو لويك، تاريخ أشباه الموصلات ، الصفحات 60-61، سبرينغر ساينس آند بيزنس ميديا، 2007، رقم ISBN 3540342583.
  4. ↑ "حاسوب IBM 1401 (1959)" . تاريخ الحوسبة في موسوعة ليكسيكون . مؤرشف من الأصل في 3 يوليو 2017. تم الاطلاع عليه في 11 يونيو 2025 .
  5. ↑ ربما استخدم جهاز IBM 1401 أيضًا منطق الوضع الحالي.
  6. ↑ IBM 1960 ، ص 6 
  7. 1 2 منطق IBM 1401 مؤرشف في 2010-08-09 في Wayback Machine تم استرجاعه في 2009-06-28.
  8. ↑ آي بي إم (1960). دليل تعليمات هندسة العملاء: دوائر مكونات الترانزستور (ملف PDF) . آي بي إم. النموذج 223-688 (5M-11R-156) . تم الاطلاع عليه بتاريخ 24 أبريل 2012 .
  9. ↑ ديلهام، لويس أ. (1968)، تصميم وتطبيق دوائر التبديل الترانزستورية ، سلسلة تكساس إنسترومنتس للإلكترونيات، ماكجرو هيل، الصفحة 188 تنص على استبدال المقاوم بواحد أو أكثر من الثنائيات؛ الشكل 10-43 يوضح ثنائيين؛ يشير إلى شولز 1962.
  10. ↑ شولز، د. (أغسطس 1962)، "بوابة NOR عالية السرعة مقترنة بثنائي"، تصميم الحالة الصلبة ، 1 (8): 52، OCLC 11579670 
  11. ↑ عالم الدوائر المتكاملة الخاصة بالتطبيقات: "منطق الترانزستور الثنائي"
  12. ↑ 1963: تقديم عائلات الدوائر المتكاملة المنطقية القياسية؛ متحف تاريخ الحاسوب.
  13. ↑ "تاريخ الدوائر المتكاملة أحادية الرقاقة؛ أندرو وايلي" . مؤرشف من الأصل بتاريخ 19 يوليو 2017. تم الاطلاع عليه بتاريخ 19 يوليو 2018 .
  14. ↑ روهر، ويليام د.، محرر (1963)، دليل ترانزستور التبديل عالي السرعة ، موتورولا، إنك.تنص الصفحة 32 على ما يلي: "مع تغير إشارة الدخل، تُدفع الشحنة الموجودة على المكثف إلى قاعدة الترانزستور. يمكن لهذه الشحنة أن تلغي فعليًا الشحنة المخزنة في الترانزستور، مما يؤدي إلى تقليل زمن التخزين. هذه الطريقة فعالة للغاية إذا كانت مقاومة الخرج للمرحلة السابقة منخفضة، بحيث يكون تيار الذروة العكسي الداخل إلى الترانزستور عاليًا."
  15. ↑ بيكر، آر إتش (1956)، "دوائر التبديل ذات الكفاءة القصوى" ، تقرير مختبر لينكولن التابع لمعهد ماساتشوستس للتكنولوجيا TR-110 ، مؤرشف من الأصل في 25 سبتمبر 2015
  16. ↑ US 3463975 ، بيارد، جيمس ر .، "جهاز تبديل عالي السرعة لأشباه الموصلات باستخدام ثنائي حاجز"، نُشر في 31 ديسمبر 1964، وصدر في 26 أغسطس 1969 
  17. ↑ ميلمان، جاكوب (1979). الدوائر والأنظمة الرقمية والتناظرية للإلكترونيات الدقيقة . نيويورك: شركة ماكجرو هيل للنشر. الصفحات 141-143 . ISBN  0-07-042327-X.

للمزيد من القراءة