eSi-RISC
eSi-RISC هي بنية معالج قابلة للتكوين . وهي متوفرة بخمسة إصدارات: eSi-1600، وeSi-1650، وeSi-3200، وeSi-3250، وeSi-3264. [ 1 ] يتميز كل من eSi-1600 وeSi-1650 بمسار بيانات 16 بت ، بينما يتميز eSi-32x0 بمسار بيانات 32 بت ، ويتميز eSi-3264 بمسار بيانات مختلط 32/64 بت. كل معالج من هذه المعالجات مرخص كوحدة IP برمجية ، مناسبة للدمج في كل من الدوائر المتكاملة الخاصة بالتطبيقات (ASICs) ومصفوفات البوابات المنطقية القابلة للبرمجة (FPGAs) . [ 2 ]
بنيان
تتمثل السمات الرئيسية لبنية eSi-RISC فيما يلي: [ 3 ]

- بنية تحميل/تخزين شبيهة بـ RISC .
- مسار بيانات قابل للتكوين 16 بت أو 32 بت أو 32/64 بت.
- يتم ترميز التعليمات إما بـ 16 أو 32 بت.
- 8 أو 16 أو 32 سجلًا للأغراض العامة، والتي يبلغ عرضها إما 16 أو 32 بت.
- 0 أو 8 أو 16 أو 32 سجل متجه، والتي يبلغ عرضها إما 32 أو 64 بت.
- ما يصل إلى 32 مقاطعة خارجية، موجهة، متداخلة، وقابلة لتحديد الأولويات.
- مجموعة تعليمات قابلة للتكوين تتضمن دعمًا للحسابات الصحيحة، والحسابات ذات الفاصلة العائمة، والحسابات ذات الفاصلة الثابتة.
- عمليات SIMD .
- دعم اختياري للتعليمات التي يحددها المستخدم، مثل تسريع التشفير. [ 4 ]
- ذاكرة تخزين مؤقت اختيارية (حجم وترابط قابلان للتكوين).
- وحدة إدارة الذاكرة الاختيارية التي تدعم كلاً من حماية الذاكرة وترجمة العناوين الديناميكية.
- واجهات ناقل AMBA AXI و AHB و APB.
- عمليات الإدخال/الإخراج المُرتبطة بالذاكرة.
- خط أنابيب من خمس مراحل.
- تصحيح أخطاء JTAG للأجهزة .
على الرغم من وجود العديد من نوى الملكية الفكرية للمعالجات الدقيقة ذات 16 أو 32 بت ، فإن eSi-RISC هي البنية الوحيدة المرخصة كنواة ملكية فكرية تحتوي على تطبيقات 16 و 32 بت.
على عكس معمارية RISC الأخرى التي تدعم تعليمات 16 بت و32 بت، مثل ARM/Thumb أو MIPS/MIPS-16، يمكن في معمارية eSi-RISC دمج تعليمات 16 بت و32 بت بحرية، بدلاً من وجود أنماط مختلفة تُنفذ فيها إما جميع تعليمات 16 بت أو جميع تعليمات 32 بت. يُحسّن هذا من كثافة التعليمات البرمجية دون التأثير على الأداء. تدعم تعليمات 16 بت مُعاملين من المُسجلات في المُسجلات الستة عشر السفلية، بينما تدعم تعليمات 32 بت ثلاثة مُعاملات من المُسجلات وإمكانية الوصول إلى جميع المُسجلات الـ 32.
يدعم معالج eSi-RISC المعالجة المتعددة . وقد تضمنت التطبيقات ما يصل إلى سبعة معالجات eSi-3250 على شريحة واحدة. [ 5 ]
مجموعة الأدوات
تعتمد مجموعة أدوات eSi-RISC على مزيج من نسخة معدلة من مجموعة أدوات GNU وبيئة التطوير المتكاملة Eclipse . [ 6 ] وهذا يشمل:
- GCC – مُترجم لغة C/C++.
- Binutils – أدوات التجميع والربط والملفات الثنائية.
- GDB – مصحح الأخطاء.
- إكليبس - بيئة تطوير متكاملة.
مكتبة C هي Newlib ومكتبة C++ هي Libstdc++ . تشمل أنظمة التشغيل في الوقت الحقيقي المُحولة MicroC/OS-II و FreeRTOS و ERIKA Enterprise [ 7 ] و Phoenix-RTOS [ 8 ].
مراجع
- ↑مجلة الإلكترونيات الأسبوعية، 17 نوفمبر 2009
- ↑صحيفة إي إي تايمز، 17 نوفمبر 2009
- ↑نظرة عامة فنية على معالج eSi-RISC eSi-3250
- ↑مجلة الإلكترونيات الأسبوعية، 2013
- ↑التصميم وإعادة الاستخدام، 2011
- ↑أُرشف بتاريخ 28 فبراير 2012 في أرشيف الإنترنت (Wayback Machine) - EnSilica، 2009
- ↑مجلة الإلكترونيات الأسبوعية، 2010
- ↑شبكة كامبريدج 2013
روابط خارجية
- المعالجات الدقيقة البرمجية
