محرك المشاعر

تعتمد نواة المعالج على معالج MIPS R5900 ثنائي الاتجاه فائق التوازي ذي بنية RISC متسلسل ^{[ 3 ]} ، وهو مبني على معالج R5000 . يُطبّق هذا المعالج بنية مجموعة تعليمات MIPS-III مع مجموعة فرعية من MIPS-IV، بالإضافة إلى مجموعة تعليمات مخصصة طورتها سوني، تعمل على مجموعات بعرض 128 بت من أعداد صحيحة إما 32 بت أو 16 بت أو 8 بت، وذلك بأسلوب تعليمات واحدة وبيانات متعددة (SIMD) (على سبيل المثال، يمكن جمع أربعة أعداد صحيحة 32 بت مع أربعة أعداد أخرى باستخدام تعليمة واحدة). تشمل التعليمات المُعرّفة: الجمع، والطرح، والضرب، والقسمة، والحد الأدنى/الأقصى، والإزاحة، والعمليات المنطقية، والعد مع الصفر البادئ، والتحميل/التخزين 128 بت، والإزاحة القمعية من 256 بت إلى 128 بت، بالإضافة إلى بعض التعليمات الأخرى التي لم تُفصّلها سوني لأسباب تنافسية. خلافًا لبعض المفاهيم الخاطئة، لم تكن إمكانيات SIMD هذه كافية لجعل المعالج "128 بت"، إذ لم تكن عناوين الذاكرة ولا الأعداد الصحيحة نفسها 128 بت، بل كانت سجلات SIMD/الأعداد الصحيحة المشتركة فقط. وللمقارنة، كانت السجلات بعرض 128 بت وتعليمات SIMD موجودة في بنية x86 ذات 32 بت منذ عام 1999، مع إدخال SSE . ومع ذلك، كانت مسارات البيانات الداخلية بعرض 128 بت، وكانت معالجاتها قادرة على العمل على كميات 4 × 32 بت بالتوازي في سجلات منفردة.

يحتوي على خط أنابيب للأعداد الصحيحة بست مراحل، وخط أنابيب للأعداد العشرية بخمس عشرة مرحلة . تتألف مجموعة سجلاته من 32 سجلاً من نوع VLIW SIMD سعة 128 بت (للتسمية وإعادة التسمية)، ومُجمِّع واحد سعة 64 بت، وسجلين للبيانات العامة سعة 64 بت، و8 سجلات للوظائف الثابتة سعة 16 بت، و16 سجلاً للتحكم سعة 8 بت. كما يحتوي المعالج على وحدتي حساب ومنطق للأعداد الصحيحة سعة 64 بت، ووحدة تحميل وتخزين سعة 128 بت ، ووحدة تنفيذ تفرعات، ووحدة معالجة مساعدة للأعداد العشرية VU1 سعة 32 بت (تعمل كوحدة تحكم تزامن لوحدتي VPU0/VPU1) تحتوي على نواة معالج MIPS الأساسية مع 32 سجلاً للأعداد العشرية سعة 64 بت و15 سجلاً للأعداد الصحيحة سعة 32 بت. وحدات الحساب والمنطق (ALU) من نوع 64 بت، مع وحدة معالجة الفاصلة العائمة (FPU) من نوع 32 بت غير متوافقة مع معيار IEEE 754. تم تنفيذ مجموعة التعليمات المخصصة 107 MMI (ملحقات الوسائط المتعددة) عن طريق تجميع وحدتي الحساب والمنطق (ALU) للأعداد الصحيحة من نوع 64 بت. يتكون كل من مسار معالجة الأعداد الصحيحة ومسار معالجة الفاصلة العائمة من ست مراحل.

To feed the execution units with instructions and data, there is a 16 KB two-way set associativeinstruction cache, an 8 KB^[4] two-way set associative non blocking data cache and a 16 KB scratchpad RAM. Both the instruction and data caches are virtually indexed and physically tagged while the scratchpad RAM exists in a separate memory space. A combined 48 double entry instruction and data translation lookaside buffer is provided for translating virtual addresses. Branch prediction is achieved by a 64-entry branch target address cache and a branch history table that is integrated into the instruction cache. The branch misprediction penalty is three cycles due to the short six stage pipeline.

The majority of the Emotion Engine's floating point performance is provided by two vector processing units (VPU), designated VPU0 and VPU1. These were essentially DSPs tailored for 3D math, and the forerunner to hardware vertex shader pipelines. Each VPU features 32 128-bit vector SIMD registers (holding 4D vector data), 16 16-bit fixed-point registers, four floating point multiply-accumulate (FMAC) units, a floating point divide (FDIV) unit and a local data memory. The data memory for VPU0 is 4 KB in size, while VPU1 features a 16 KB data memory.

To achieve high bandwidth, the VPU's data memory is connected directly to the GIF, and both of the data memories can be read directly by the DMA unit. A single vector instruction consists of four 32-bit single-precision floating-point values which are distributed to the four single-precision (32-bit) FMAC units for processing. This scheme is similar to the SSEx extensions by Intel.

The FMAC units take four cycles to execute one instruction, but as the units have a six-stage pipeline, they have a throughput of one instruction per cycle. The FDIV unit has a nine-stage pipeline and can execute one instruction every seven cycles.

The IPU allowed MPEG-2 compressed image decoding, allowing playback of DVDs and game FMV. It also allowed vector quantization for 2D graphics data.^[5]

The memory management unit, RDRAM controller and DMA controller handle memory access within the system.^[5]

تتم إدارة الاتصالات بين نواة MIPS ووحدتي معالجة الفيديو (VPU) ووحدة GIF ووحدة التحكم بالذاكرة والوحدات الأخرى عبر ناقل بيانات داخلي بعرض 128 بت يعمل بنصف تردد ساعة محرك Emotion Engine. ولتوفير نطاق ترددي أكبر، يوجد أيضًا مسار مخصص بعرض 128 بت بين وحدة المعالجة المركزية ووحدة معالجة الفيديو VPU0، ومسار مخصص آخر بعرض 128 بت بين وحدة معالجة الفيديو VPU1 ووحدة GIF. عند تردد 150  ميجاهرتز، يوفر ناقل البيانات الداخلي نطاقًا تردديًا نظريًا أقصى يبلغ 2.4  جيجابايت/ثانية.

يتم التواصل بين وحدة معالجة المشاعر وذاكرة الوصول العشوائي (RAM) عبر قناتين من ذاكرة الوصول العشوائي الديناميكية المباشرة ( DRDRAM ) ووحدة تحكم الذاكرة ، التي تتصل بناقل البيانات الداخلي. يبلغ  عرض كل قناة 16 بت وتعمل بتردد 400  ميجاهرتز DDR (معدل نقل البيانات المزدوج). يبلغ الحد الأقصى النظري لعرض النطاق الترددي لقناتي DRDRAM مجتمعتين 25.6  جيجابت/ثانية (3.2  جيجابايت/ثانية)، أي بزيادة قدرها 33% تقريبًا عن عرض النطاق الترددي لناقل البيانات الداخلي. لهذا السبب، تقوم وحدة تحكم الذاكرة بتخزين البيانات المرسلة من قنوات DRDRAM مؤقتًا، مما يسمح لوحدة المعالجة المركزية (CPU) باستخدام عرض النطاق الترددي الإضافي.

تتصل وحدة معالجة المشاعر مباشرة بوحدة توليف الرسومات عبر GIF باستخدام  ناقل مخصص 64 بت، 150 ميجاهرتز، والذي يبلغ عرضه النطاقي النظري الأقصى 1.2  جيجابايت/ثانية. ^{[ 6 ]}

لتوفير الاتصال بين وحدة معالجة المشاعر ومعالج الإدخال والإخراج (IOP)، تربط واجهة الإدخال والإخراج  ناقل بيانات داخلي بعرض 32 بت وتردد 37.5 ميجاهرتز، وبحد أقصى نظري لعرض النطاق الترددي يبلغ 150  ميجابايت/ثانية. توفر هذه الواجهة عرض نطاق ترددي كافيًا لموصل PCMCIA المستخدم في محول الشبكة المزود بواجهة P-ATA مدمجة، مما يتيح الوصول إلى البيانات بشكل أسرع ووظائف الاتصال بالإنترنت. من مزايا عرض النطاق الترددي العالي سهولة استخدامه لإضافة ملحقات برمجية، مثل محول الشبكة المزود بدعم مدمج لمحركات الأقراص الصلبة IDE، أو ملحقات أخرى لتوسيع نطاق الوظائف وإطالة عمر المنتج، وهو ما يُعد ميزة تنافسية. في الإصدارات الأحدث (مثل الإصدار النحيف)، توفر الواجهة عرض نطاق ترددي أكبر بكثير مما تتطلبه أجهزة الإدخال والإخراج في بلاي ستيشن، نظرًا لإزالة دعم محركات الأقراص الصلبة والتخلي عن تصميم موصل PCMCIA لصالح تصميم أنحف.