معالج متعدد الدورات
المعالج متعدد الدورات هو معالج ينفذ تعليمة واحدة على مدار عدة دورات ساعة ، غالبًا دون بدء تعليمة جديدة خلال تلك الفترة (على عكس المعالج ذي البنية الأنبوبية ). [ 1 ] [ 2 ] [ 3 ] [ 4 ]
انظر أيضاً
- المعالج أحادي الدورة ، وهو معالج ينفذ (وينهي) تعليمة واحدة في كل دورة ساعة.
مراجع
- ↑ هاريس (2016). التصميم الرقمي وهندسة الحاسوب، إصدار ARM . إلسيفير. القسم 7.3-7.5. ISBN 978-0-12-800056-4.
- ↑ "معالج MIPS متعدد الدورات" (ملف PDF) . مجموعة أمن الأنظمة، المعهد الفدرالي السويسري للتكنولوجيا في زيورخ . زيورخ، سويسرا: المعهد الفدرالي السويسري للتكنولوجيا في زيورخ .
- ↑ "المحاضرة 9: تصميم المعالج - متعدد الدورات" (ملف PDF) . كلية المعلوماتية: جامعة إدنبرة . إدنبرة، اسكتلندا: جامعة إدنبرة . مؤرشف (ملف PDF) من الأصل بتاريخ 8 أغسطس 2017. تم الاطلاع عليه بتاريخ 20 يوليو 2020 .
- ↑ "ESE 545: هندسة الحاسوب: تصميم معالج متعدد الدورات" (ملف PDF) . قسم الهندسة الكهربائية وهندسة الحاسوب - جامعة ستوني بروك . ستوني بروك، نيويورك: جامعة ستوني بروك . مؤرشف (ملف PDF) من النسخة الأصلية بتاريخ 16 مايو 2018. تاريخ الاطلاع: 20 يوليو 2020 .
فئات :
- المعالجات الدقيقة
- نماذج حاسوبية