أوبن ريسك 1200

يُعد OpenRISC 1200 (OR1200) تطبيقًا لبنية OpenRISC 1000 RISC مفتوحة المصدر . ^{[ 1 ]}

كان هذا المعالج المركزي القابل للتصنيع ، والذي تولى مطورو OpenCores.org صيانته لسنوات عديدة ، قد انتقلت هذه المهمة منذ عام 2015 إلى مؤسسة السيليكون الحرة والمفتوحة المصدر على موقع librecores.org . ويُصدر وصف Verilog RTL بموجب رخصة جنو العمومية الصغرى (LGPL).

تم تنفيذ نواة الملكية الفكرية ( IP core) لمعالج OR1200 باستخدام لغة Verilog HDL . وباعتبارها نواة مفتوحة المصدر، فإن تصميمها متاح للجميع ويمكن لأي شخص تنزيله وتعديله. ويتولى مطورو OpenCores.org صيانة التنفيذ الرسمي. ويحدد هذا التنفيذ وحدة إدارة الطاقة، ووحدة تصحيح الأخطاء، ومؤقت التوقيت، ووحدة التحكم في المقاطعات القابلة للبرمجة (PIC)، ووحدة المعالجة المركزية (CPU)، ووحدة إدارة الذاكرة. ويمكن إضافة أنظمة طرفية ونظام فرعي للذاكرة باستخدام واجهة ناقل Wishbone القياسية ذات 32 بت، والمُدمجة في المعالج . ويهدف معالج OR1200 إلى تحقيق أداء يُضاهي أداء معالج ARM10 .

وحدة المعالجة المركزية OR1200 هي تطبيق لبنية مجموعة تعليمات ORBIS32 ذات 32 بت ، و(اختياريًا) بنية ORFP32X التي تدعم الأعداد العشرية أحادية الدقة المتوافقة مع معيار IEEE-754 . تحتوي بنية مجموعة التعليمات على خمسة أنماط للتعليمات، وتدعم نمطين للعنونة: العنونة غير المباشرة باستخدام السجلات مع الإزاحة، والعنونة النسبية باستخدام عداد البرنامج. يتميز التطبيق بخط أنابيب أحادي الإصدار من خمس مراحل، وهو قادر على تنفيذ معظم التعليمات في دورة واحدة. تحتوي وحدة المعالجة المركزية أيضًا على وحدة MAC لتحسين دعم تطبيقات معالجة الإشارات الرقمية (DSP).

يستخدم تصميم OR1200 بنية ذاكرة هارفارد ، ولذلك يحتوي على وحدات إدارة ذاكرة منفصلة (MMUs) لذاكرة البيانات وذاكرة التعليمات. تتكون كل وحدة إدارة ذاكرة من مخزن مؤقت للترجمة (TLB) أحادي الاتجاه ذي تعيين مباشر قائم على التجزئة، بحجم صفحة 8  كيلوبايت وحجم افتراضي 64 مدخلاً. يمكن توسيع مخازن TLB بشكل فردي من 16 إلى 256 مدخلاً. كما يوجد ذاكرة تخزين مؤقت أحادية الاتجاه ذات تعيين مباشر لكل من ذاكرة التعليمات وذاكرة البيانات. يبلغ الحجم الافتراضي لكل ذاكرة تخزين مؤقت 8  كيلوبايت، ولكن يمكن توسيع كل منهما بشكل فردي بين 1 و64  كيلوبايت. تدعم وحدة إدارة الذاكرة الذاكرة الافتراضية.

يحقق المعالج 1.34 CoreMarks لكل ميجاهرتز عند تردد 50  ميجاهرتز على تقنية Xilinx FPGA. ^{[ 2 ]}

في أسوأ الأحوال، يبلغ تردد الساعة لمعالج OR1200 250  ميجاهرتز بتقنية  تصنيع 6LM بدقة 0.18 ميكرومتر. وباستخدام معيار Dhrystone ،  يُنفذ معالج OR1200 بتردد 250 ميجاهرتز ما يعادل 250 مليون تعليمة في الثانية (DMIPS) في أسوأ الأحوال. ويُقدر استهلاك الطاقة لمعالج بتردد 250  ميجاهرتز بتقنية 0.18  ميكرومتر بأقل من 1  واط عند التشغيل بكامل طاقته، وأقل من 5  ميلي واط عند نصف طاقته.

بشكل عام، صُمم معالج OR1200 للاستخدام في تطبيقات مُدمجة متنوعة، تشمل الاتصالات، والوسائط المحمولة، والترفيه المنزلي، وتطبيقات السيارات. وقد نُقلت مجموعة أدوات GNU (بما في ذلك GCC ) بنجاح إلى هذه البنية، على الرغم من وجود بعض الأخطاء البرمجية. ^{[ 3 ]} يتوفر إصدار من نواة لينكس مُخصص لمعالج OR1K، ويعمل على معالج OR1200. كما تتوفر إصدارات حديثة من مكتبات C المُدمجة newlib و uClibc لهذه المنصة.

تم تنفيذ جهاز OR1200 بنجاح باستخدام تقنيات FPGA و ASIC .

أول سجل عام لبنية OpenRISC 1000 يعود إلى عام 2000. ^{[ 4 ]}

• ORSoC.se "لوحة تطوير OpenRISC 1200" . مارس 2009
• كريجي، روبرت. "صفحة موارد OpenRISC." أسيزي . 19 مارس 2008.

• صفحة OR1200 على موقع OpenCores.org، مؤرشفة بتاريخ 10 فبراير 2010 على موقع Wayback Machine.
• مواصفات OR1200 على موقع OpenCores.org (تحذير: عنوان URL يعرض بيانات PDF من نوع text/plain). مؤرشفة بتاريخ 11 مارس 2012 على موقع Wayback Machine.