محرك المشاعر

📅 آخر تحديث: ٣١ يوليو ٢٠٢٦
✍️ نُشر في: ٣١ يوليو ٢٠٢٦
📷 يحتوي على 3 صور
الموسوعة الحرة
معالج سوني إيموشن إنجن

وحدة معالجة المشاعر (Emotion Engine) هي وحدة معالجة مركزية طورتها وصنعتها شركتا سوني كمبيوتر إنترتينمنت وتوشيبا لاستخدامها في جهاز ألعاب الفيديو بلاي ستيشن 2. كما استُخدمت في الطرازات الأولى من بلاي ستيشن 3 التي بيعت في اليابان وأمريكا الشمالية (CECHAxx وCECHBxx) لتوفير دعم ألعاب بلاي ستيشن 2. بدأ الإنتاج الضخم لوحدة معالجة المشاعر عام 1999 وانتهى في أواخر عام 2012 مع توقف إنتاج بلاي ستيشن 2. [ 1 ]

وصف

محرك المشاعر الموجود على اللوحة الأم لجهاز PS2
بنية بلاي ستيشن 2

يتألف محرك المشاعر من ثماني وحدات منفصلة، ​​تؤدي كل منها مهمة محددة، مدمجة على نفس الشريحة . هذه الوحدات هي: نواة وحدة المعالجة المركزية، ووحدتا معالجة متجهات (VPU)، ووحدة DMA ذات 10 قنوات ، ووحدة تحكم بالذاكرة ، ووحدة معالجة صور (IPU). توجد ثلاث واجهات: واجهة إدخال/إخراج لمعالج الإدخال/الإخراج، وواجهة رسومية (GIF) لمولد الرسوميات، وواجهة ذاكرة لذاكرة النظام. [ 2 ]

يرتبط معالج وحدة المعالجة المركزية (CPU) ارتباطًا وثيقًا بوحدة معالجة الفيديو الأولى (VPU 0 ). وهما مسؤولان معًا عن تنفيذ كود اللعبة وإجراء حسابات النمذجة عالية المستوى. أما وحدة معالجة الفيديو الثانية (VPU 1 ) فهي مخصصة لتحويلات الهندسة والإضاءة، وتعمل بشكل مستقل، بالتوازي مع معالج وحدة المعالجة المركزية، ويتم التحكم بها بواسطة التعليمات البرمجية الدقيقة . ويمكن أيضًا استخدام وحدة معالجة الفيديو 0 (VPU 0) لتحويلات الهندسة عندما لا تكون قيد الاستخدام. تُرسل قوائم العرض التي يُنشئها معالج وحدة المعالجة المركزية/وحدتا معالجة الفيديو 0 و1 (VPU 0 وVPU 1) إلى مُولِّد الصور المتحركة (GIF)، الذي يُعطيها الأولوية قبل إرسالها إلى مُركِّب الرسومات (Graphics Synthesizer) للرسم.

نواة المعالج

تعتمد نواة المعالج على معالج MIPS R5900 ثنائي الاتجاه فائق التوازي ذي بنية RISC متسلسل [ 3 ] ، وهو مبني على معالج R5000 . يُطبّق هذا المعالج بنية مجموعة تعليمات MIPS-III مع مجموعة فرعية من MIPS-IV، بالإضافة إلى مجموعة تعليمات مخصصة طورتها سوني، تعمل على مجموعات بعرض 128 بت من أعداد صحيحة إما 32 بت أو 16 بت أو 8 بت، وذلك بأسلوب تعليمات واحدة وبيانات متعددة (SIMD) (على سبيل المثال، يمكن جمع أربعة أعداد صحيحة 32 بت مع أربعة أعداد أخرى باستخدام تعليمة واحدة). تشمل التعليمات المُعرّفة: الجمع، والطرح، والضرب، والقسمة، والحد الأدنى/الأقصى، والإزاحة، والعمليات المنطقية، والعد مع الصفر البادئ، والتحميل/التخزين 128 بت، والإزاحة القمعية من 256 بت إلى 128 بت، بالإضافة إلى بعض التعليمات الأخرى التي لم تُفصّلها سوني لأسباب تنافسية. خلافًا لبعض المفاهيم الخاطئة، لم تكن إمكانيات SIMD هذه كافية لجعل المعالج "128 بت"، إذ لم تكن عناوين الذاكرة ولا الأعداد الصحيحة نفسها 128 بت، بل كانت سجلات SIMD/الأعداد الصحيحة المشتركة فقط. وللمقارنة، كانت السجلات بعرض 128 بت وتعليمات SIMD موجودة في بنية x86 ذات 32 بت منذ عام 1999، مع إدخال SSE . ومع ذلك، كانت مسارات البيانات الداخلية بعرض 128 بت، وكانت معالجاتها قادرة على العمل على كميات 4 × 32 بت بالتوازي في سجلات منفردة.

يحتوي على خط أنابيب للأعداد الصحيحة بست مراحل، وخط أنابيب للأعداد العشرية بخمس عشرة مرحلة . تتألف مجموعة سجلاته من 32 سجلاً من نوع VLIW SIMD سعة 128 بت (للتسمية وإعادة التسمية)، ومُجمِّع واحد سعة 64 بت، وسجلين للبيانات العامة سعة 64 بت، و8 سجلات للوظائف الثابتة سعة 16 بت، و16 سجلاً للتحكم سعة 8 بت. كما يحتوي المعالج على وحدتي حساب ومنطق للأعداد الصحيحة سعة 64 بت، ووحدة تحميل وتخزين سعة 128 بت ، ووحدة تنفيذ تفرعات، ووحدة معالجة مساعدة للأعداد العشرية VU1 سعة 32 بت (تعمل كوحدة تحكم تزامن لوحدتي VPU0/VPU1) تحتوي على نواة معالج MIPS الأساسية مع 32 سجلاً للأعداد العشرية سعة 64 بت و15 سجلاً للأعداد الصحيحة سعة 32 بت. وحدات الحساب والمنطق (ALU) من نوع 64 بت، مع وحدة معالجة الفاصلة العائمة (FPU) من نوع 32 بت غير متوافقة مع معيار IEEE 754. تم تنفيذ مجموعة التعليمات المخصصة 107 MMI (ملحقات الوسائط المتعددة) عن طريق تجميع وحدتي الحساب والمنطق (ALU) للأعداد الصحيحة من نوع 64 بت. يتكون كل من مسار معالجة الأعداد الصحيحة ومسار معالجة الفاصلة العائمة من ست مراحل.

لتزويد وحدات التنفيذ بالتعليمات والبيانات، توجد ذاكرة  تخزين مؤقتة للتعليمات بسعة 16 كيلوبايت ، وذاكرة تخزين مؤقتة للبيانات بسعة 8 كيلوبايت ، وذاكرة وصول عشوائي مؤقتة بسعة 16 كيلوبايت . يتم فهرسة كل من ذاكرتي التخزين المؤقت للتعليمات والبيانات افتراضيًا ووضع علامات عليها فعليًا، بينما توجد ذاكرة الوصول العشوائي المؤقتة في مساحة ذاكرة منفصلة. يتم توفير مخزن مؤقت مشترك لترجمة التعليمات والبيانات بسعة 48 مدخلًا مزدوجًا لترجمة العناوين الافتراضية . يتم تحقيق التنبؤ بالتفرع من خلال ذاكرة تخزين مؤقتة لعناوين أهداف التفرع بسعة 64 مدخلًا وجدول تاريخ التفرع المدمج في ذاكرة التخزين المؤقت للتعليمات. تبلغ عقوبة التنبؤ الخاطئ بالتفرع ثلاث دورات نظرًا لخط الأنابيب القصير ذي المراحل الست.  

وحدات معالجة المتجهات

يُوفّر مُعظم أداء الحساب النقطي العائم لمحرك Emotion Engine وحدتا معالجة متجهات (VPU)، هما VPU0 وVPU1. كانت هاتان الوحدتان في الأساس معالجات إشارات رقمية ( DSP) مُصممة خصيصًا للرياضيات ثلاثية الأبعاد، وكانتا بمثابة النواة الأولى لخطوط أنابيب تظليل الرؤوس المادية . تحتوي كل وحدة VPU على 32 مُسجل SIMD متجهي 128 بت (يحتوي على بيانات متجهية رباعية الأبعاد )، و16 مُسجل نقطة ثابتة 16 بت، وأربع وحدات ضرب وتجميع نقطي عائم (FMAC)، ووحدة قسمة نقطية عائمة (FDIV)، وذاكرة بيانات محلية . تبلغ سعة ذاكرة البيانات لوحدة VPU0 أربعة كيلوبايت، بينما تبلغ سعة ذاكرة البيانات لوحدة VPU1 ستة عشر كيلوبايت.    

لتحقيق نطاق ترددي عالٍ، يتم توصيل ذاكرة بيانات وحدة معالجة الرؤية (VPU) مباشرةً بذاكرة الوصول العشوائي (GIF)، ويمكن لوحدة الوصول المباشر للذاكرة (DMA) قراءة كلتا الذاكرتين مباشرةً . تتكون تعليمة متجهة واحدة من أربع قيم فاصلة عائمة أحادية الدقة (32 بت ) يتم توزيعها على وحدات FMAC الأربع أحادية الدقة (32 بت) للمعالجة. يشبه هذا النظام امتدادات SSEx من إنتل.

تستغرق وحدات FMAC أربع دورات لتنفيذ تعليمة واحدة، ولكن نظرًا لاحتوائها على خط أنابيب من ست مراحل ، فإن إنتاجيتها تبلغ تعليمة واحدة لكل دورة. أما وحدة FDIV فلها خط أنابيب من تسع مراحل، ويمكنها تنفيذ تعليمة واحدة كل سبع دورات.

وحدة معالجة الصور (IPU)

سمحت وحدة معالجة الصور (IPU) بفك تشفير الصور المضغوطة بتقنية MPEG-2 ، مما أتاح تشغيل أقراص DVD ومقاطع الفيديو الكاملة للألعاب . كما سمحت أيضًا بتكميم المتجهات لبيانات الرسومات ثنائية الأبعاد. [ 5 ]

DMA وDRAM ووحدة إدارة الذاكرة (MMU)

تتولى وحدة إدارة الذاكرة، ووحدة التحكم في ذاكرة الوصول العشوائي الديناميكية (RDRAM) ، ووحدة التحكم في الوصول المباشر إلى الذاكرة (DMA) مسؤولية الوصول إلى الذاكرة داخل النظام. [ 5 ]

ناقل البيانات الداخلي

تتم إدارة الاتصالات بين نواة MIPS ووحدتي معالجة الفيديو (VPU) ووحدة GIF ووحدة التحكم بالذاكرة والوحدات الأخرى عبر ناقل بيانات داخلي بعرض 128 بت يعمل بنصف تردد ساعة محرك Emotion Engine. ولتوفير نطاق ترددي أكبر، يوجد أيضًا مسار مخصص بعرض 128 بت بين وحدة المعالجة المركزية ووحدة معالجة الفيديو VPU0، ومسار مخصص آخر بعرض 128 بت بين وحدة معالجة الفيديو VPU1 ووحدة GIF. عند تردد 150  ميجاهرتز، يوفر ناقل البيانات الداخلي نطاقًا تردديًا نظريًا أقصى يبلغ 2.4  جيجابايت/ثانية.

واجهة خارجية

يتم التواصل بين وحدة معالجة المشاعر وذاكرة الوصول العشوائي (RAM) عبر قناتين من ذاكرة الوصول العشوائي الديناميكية المباشرة ( DRDRAM ) ووحدة تحكم الذاكرة ، التي تتصل بناقل البيانات الداخلي. يبلغ  عرض كل قناة 16 بت وتعمل بتردد 400  ميجاهرتز DDR (معدل نقل البيانات المزدوج). يبلغ الحد الأقصى النظري لعرض النطاق الترددي لقناتي DRDRAM مجتمعتين 25.6  جيجابت/ثانية (3.2  جيجابايت/ثانية)، أي بزيادة قدرها 33% تقريبًا عن عرض النطاق الترددي لناقل البيانات الداخلي. لهذا السبب، تقوم وحدة تحكم الذاكرة بتخزين البيانات المرسلة من قنوات DRDRAM مؤقتًا، مما يسمح لوحدة المعالجة المركزية (CPU) باستخدام عرض النطاق الترددي الإضافي.

تتصل وحدة معالجة المشاعر مباشرة بوحدة توليف الرسومات عبر GIF باستخدام  ناقل مخصص 64 بت، 150 ميجاهرتز، والذي يبلغ عرضه النطاقي النظري الأقصى 1.2  جيجابايت/ثانية. [ 6 ]

لتوفير الاتصال بين وحدة معالجة المشاعر ومعالج الإدخال والإخراج (IOP)، تربط واجهة الإدخال والإخراج  ناقل بيانات داخلي بعرض 32 بت وتردد 37.5 ميجاهرتز، وبحد أقصى نظري لعرض النطاق الترددي يبلغ 150  ميجابايت/ثانية. توفر هذه الواجهة عرض نطاق ترددي كافيًا لموصل PCMCIA المستخدم في محول الشبكة المزود بواجهة P-ATA مدمجة، مما يتيح الوصول إلى البيانات بشكل أسرع ووظائف الاتصال بالإنترنت. من مزايا عرض النطاق الترددي العالي سهولة استخدامه لإضافة ملحقات برمجية، مثل محول الشبكة المزود بدعم مدمج لمحركات الأقراص الصلبة IDE، أو ملحقات أخرى لتوسيع نطاق الوظائف وإطالة عمر المنتج، وهو ما يُعد ميزة تنافسية. في الإصدارات الأحدث (مثل الإصدار النحيف)، توفر الواجهة عرض نطاق ترددي أكبر بكثير مما تتطلبه أجهزة الإدخال والإخراج في بلاي ستيشن، نظرًا لإزالة دعم محركات الأقراص الصلبة والتخلي عن تصميم موصل PCMCIA لصالح تصميم أنحف.

التصنيع

احتوى محرك العاطفة على 13.5 مليون ترانزستور من أشباه الموصلات المعدنية المؤكسدة (MOS)، [ 7 ] على رقاقة دائرة متكاملة (IC) بقياس 240  مم 2. [ 8 ] تم تصنيعه بواسطة سوني وتوشيبا في عملية أشباه الموصلات المعدنية المؤكسدة التكميلية (CMOS) بدقة 0.25  ميكرومتر ( 0.18  ميكرومتر فعالة L G ) مع أربعة مستويات من التوصيل البيني.

التغليف

تم تغليف محرك العاطفة في مصفوفة شبكية كروية بلاستيكية ذات 540 نقطة اتصال (PBGA).

الاستخدامات

كان الاستخدام الأساسي لمحرك المشاعر هو العمل كوحدة المعالجة المركزية لجهاز بلاي ستيشن 2 .

تضمنت النسخ الأولى من جهاز بلاي ستيشن 3 محرك Emotion Engine مدمجًا في اللوحة الأم لتحقيق التوافق مع ألعاب بلاي ستيشن 2. إلا أن النسخ اللاحقة من بلاي ستيشن 3 افتقرت إلى محرك Emotion Engine فعليًا لخفض التكاليف، حيث اعتمدت على محاكاة برمجية بواسطة معالج Cell Broadband Processor ، بالإضافة إلى مُركِّب رسومات مادي لضمان التوافق مع ألعاب بلاي ستيشن 2. في جميع النسخ اللاحقة، أُزيل مُركِّب الرسومات؛ ومع ذلك، يتوفر مُحاكي برمجي لألعاب بلاي ستيشن 2 في إصدارات نظام التشغيل اللاحقة لاستخدامه مع ألعاب PS2 Classics من سوني، والمتاحة للشراء عبر شبكة سوني الترفيهية.

تم استخدام محرك Emotion Engine أيضًا في PSX (مسجل الفيديو الرقمي) بالإضافة إلى Sony WEGA HVX HDTV (KDE/KDL-xxxHVX) و Sony BRAVIA KDL22PX300، وكلها استخدمت أجهزة PlayStation 2.

المواصفات الفنية

الأداء النظري

انظر أيضاً

مراجع

  1. ↑ جيلبرت، بن (7 يناير 2013). "سوني تؤكد انتهاء إنتاج بلاي ستيشن 2 عالميًا" . إنجادجيت . تم الاطلاع عليه بتاريخ 23 يونيو 2013 .
  2. ↑ ستوكس، جون (16 فبراير 2000). "الصوت والصورة: نظرة عامة تقنية على محرك العاطفة" . آرس تكنيكا . مؤرشف من الأصل في 10 يونيو 2018. تم الاطلاع عليه في 9 يونيو 2015 .
  3. ↑ ديفندورف، كيث (19 أبريل 1999). "شريحة سوني المشحونة عاطفياً" (ملف PDF) . تقرير المعالجات الدقيقة . المجلد 13، العدد 5. مؤرشف (ملف PDF) من الأصل في 25 يوليو 2018. تم الاطلاع عليه في 1 سبتمبر 2017 .  
  4. ↑ يتم تحديد الذاكرة الترانزستورية، مثل ذاكرة الوصول العشوائي (RAM) وذاكرة القراءة فقط (ROM) وذاكرة الفلاش وأحجام ذاكرة التخزين المؤقت بالإضافة إلى أحجام الملفات باستخدام المعاني الثنائية لـ K (1024 1 ) و M (1024 2 ) و G (1024 3 ) وما إلى ذلك.
  5. 1 2 سبورني، ماني؛ كاربر، غراي؛ تيرنر، جوناثان (2002). "دليل مجموعة أدوات لينكس لجهاز بلاي ستيشن 2" . مؤسسة البرمجيات الحرة . مؤرشف من الأصل في 18 سبتمبر 2003. تم الاسترجاع في 10 يونيو 2015 .
  6. ↑ ديفندورف 1999، ص 5
  7. ↑ هينيسي، جون ل .؛ باترسون، ديفيد أ. (29 مايو 2002). هندسة الحاسوب: منهج كمي ( الطبعة الثالثة). مورغان كوفمان. ص 491. ISBN   978-0-08-050252-6تم الاطلاع عليه بتاريخ 9 أبريل 2013 .
  8. ↑ ديفندورف، كيث (19 أبريل 1999). "شريحة سوني المشحونة عاطفياً: محرك "عاطفي" قوي يعمل بنظام الفاصلة العائمة لتشغيل بلاي ستيشن 2000". تقرير المعالج الدقيق . 13 (5). S2CID 29649747 . 
  9. ↑ سكوت، جيه إف (2003). "المواد النانوية الكهروإجهادية" . في: تساكالاكوس، توماس؛ أوفيدكو، إيليا أ.؛ فاسوديفان، أسوري ك. (محررون). الهياكل النانوية: التركيب، والخصائص الوظيفية، والتطبيق . سبرينغر ساينس آند بيزنس ميديا . الصفحات 583-600 (584-585، 597). ISBN  9789400710191.

مراجع