تقنية Intel QuickPath Interconnect

تُعدّ تقنية Intel QuickPath Interconnect ( QPI ) ^{[ 1 ] [ 2 ]} تقنية ربط معالجات قابلة للتوسع، طورتها شركة Intel ، لتحل محل ناقل النظام الأمامي (FSB) في معالجات Xeon و Itanium وبعض منصات سطح المكتب بدءًا من عام 2008. وقد ساهمت هذه التقنية في زيادة قابلية التوسع وعرض النطاق الترددي المتاح. قبل الإعلان عن اسمها، كانت Intel تُشير إليها باسم Common System Interface ( CSI ) ^{[ 3 ]} . وكانت الإصدارات السابقة منها تُعرف باسم Yet Another Protocol (YAP) وYAP+.

يُعد QPI 1.1 إصدارًا مُحسّنًا بشكل كبير تم تقديمه مع Sandy Bridge-EP ( منصة Romley ). ^{[ 4 ]}

تم استبدال تقنية QPI بتقنية Intel Ultra Path Interconnect (UPI) في معالجات Skylake -SP Xeon التي تعتمد على مقبس LGA 3647. ^{[ 5 ]}

على الرغم من تسميتها أحيانًا بـ"الناقل"، فإن QPI عبارة عن بنية ربط قابلة للتوسع ذات إمكانيات توجيه ديناميكية. صُممت لمنافسة HyperTransport التي استخدمتها شركة Advanced Micro Devices (AMD) منذ حوالي عام 2003. ^{[ 6 ] [ 7 ]} طورت شركة إنتل QPI في مركز تصميم المعالجات الدقيقة التابع لها في ماساتشوستس (MMDC) على يد أعضاء ما كان يُعرف سابقًا باسم مجموعة تطوير ألفا ، والتي استحوذت عليها إنتل من شركتي كومباك وإتش بي، والتي كانت بدورها تابعة لشركة ديجيتال إكويبمنت (DEC). ^{[ 8 ]} وقد وردت تقارير عن تطويرها في وقت مبكر من عام 2004. ^{[ 9 ]}

طرحت إنتل هذه التقنية لأول مرة لمعالجات سطح المكتب في نوفمبر 2008 على معالجات Intel Core i7-9xx وشريحة X58 . ثم أُصدرت في معالجات Xeon التي تحمل الاسم الرمزي Nehalem في مارس 2009، وفي معالجات Itanium في فبراير 2010 (تحت الاسم الرمزي Tukwila). ^{[ 10 ]}

تم استبدالها بتقنية Intel Ultra Path Interconnect بدءًا من عام 2017 على منصات Xeon Skylake-SP . ^{[ 11 ]}

يُعدّ QPI عنصرًا من عناصر بنية النظام التي تُطلق عليها إنتل اسم بنية QuickPath، والتي تُطبّق ما تُسمّيه إنتل تقنية QuickPath . ^{[ 12 ]} في أبسط صورها على لوحة أم أحادية المعالج، يُستخدم QPI واحد لتوصيل المعالج بموزع الإدخال/الإخراج (على سبيل المثال، لتوصيل معالج Intel Core i7 بلوحة X58 ). في الحالات الأكثر تعقيدًا لهذه البنية، تربط أزواج روابط QPI منفصلة معالجًا واحدًا أو أكثر بموزع إدخال/إخراج واحد أو أكثر، أو موزع توجيه في شبكة على اللوحة الأم، مما يسمح لجميع المكونات بالوصول إلى المكونات الأخرى عبر الشبكة. وكما هو الحال مع HyperTransport، تفترض بنية QuickPath أن المعالجات ستحتوي على وحدات تحكم مدمجة في الذاكرة ، وتُمكّن بنية الوصول غير الموحد للذاكرة (NUMA).

تتألف كل وحدة QPI من وصلتي بيانات من نقطة إلى نقطة، كل منهما مكونة من 20 مسارًا، واحدة في كل اتجاه ( مزدوجة كاملة )، مع زوج توقيت منفصل في كل اتجاه، ليصبح المجموع 42 إشارة. كل إشارة عبارة عن زوج تفاضلي ، لذا يبلغ إجمالي عدد الأطراف 84 طرفًا. تُقسم مسارات البيانات العشرين إلى أربعة "أرباع"، كل ربع يحتوي على 5 مسارات. وحدة النقل الأساسية هي وحدة flit ذات 80 بت ، والتي تتضمن 8 بتات لاكتشاف الأخطاء، و8 بتات لرأس طبقة الربط، و64 بتًا للبيانات. يتم نقل وحدة flit واحدة ذات 80 بت في دورتي ساعة (أربع عمليات نقل، كل منها 20 بت، اثنتان لكل نبضة ساعة). يتم الإعلان عن عرض نطاق QPI بحساب نقل 64 بتًا (8 بايتات) من البيانات كل دورتي ساعة في كل اتجاه. ^{[ 8 ]}

على الرغم من أن التطبيقات الأولية تستخدم روابط رباعية الأرباع، فإن مواصفات QPI تسمح بتطبيقات أخرى. يمكن استخدام كل ربع بشكل مستقل. في الخوادم عالية الموثوقية، يمكن لرابط QPI العمل في وضع مُخفَّض الأداء. في حال تعطل إشارة واحدة أو أكثر من الإشارات العشرين زائد واحد، ستعمل الواجهة باستخدام الإشارات العشرة زائد واحد أو حتى الخمس زائد واحد المتبقية، بل وتعيد توجيه إشارة الساعة إلى إشارة بيانات في حال تعطلها. ^{[ 8 ]} استخدم تطبيق Nehalem الأولي واجهة رباعية الأرباع كاملة لتحقيق سرعة نقل بيانات تبلغ 25.6  جيجابايت/ثانية (6.4 جيجابت/ثانية × 1 بايت × 4)، مما يوفر ضعف عرض النطاق الترددي النظري لناقل النظام الأمامي (FSB) من Intel بتردد 1600  ميجاهرتز المستخدم في شريحة X48.

على الرغم من أن بعض معالجات Core i7 المتطورة تعرض QPI، فإن معالجات Nehalem المكتبية والمحمولة "الرئيسية" الأخرى المخصصة للوحات أحادية المقبس (مثل LGA 1156 Core i3 و Core i5 ومعالجات Core i7 الأخرى من عائلات Lynnfield / Clarksfield والعائلات اللاحقة) لا تعرض QPI خارجيًا، لأن هذه المعالجات غير مخصصة للمشاركة في أنظمة متعددة المقابس.

مع ذلك، يُستخدم بروتوكول QPI داخليًا في هذه الرقاقات للتواصل مع " الوحدة غير الأساسية " (uncore)، وهي جزء من الرقاقة يحتوي على وحدات تحكم الذاكرة، وواجهة PCI Express الخاصة بوحدة المعالجة المركزية ، ووحدة معالجة الرسومات (GPU) إن وجدت؛ وقد تكون الوحدة غير الأساسية على نفس شريحة المعالج المركزي أو على شريحة منفصلة، ​​على سبيل المثال، تكون على شريحة منفصلة في رقاقات Clarkdale / Arrandale المبنية على معمارية Westmere . ^{[ 13 ] [ 14 ] [ 15 ] [ 16 ] : 3}

في رقائق المقبس الواحد التي ظهرت بعد عام 2009 والتي تبدأ بـ Lynnfield و Clarksfield و Clarkdale و Arrandale، يتم دمج وظائف الجسر الشمالي التقليدية في هذه المعالجات، والتي تتواصل بالتالي خارجيًا عبر واجهات DMI و PCI Express الأبطأ.

وبالتالي، لا داعي لتحمل تكلفة كشف واجهة ناقل النظام الأمامي (السابقة) عبر مقبس المعالج. ^{[ 17 ]}

على الرغم من أن رابط QPI بين النواة والوحدات غير الأساسية غير موجود في معالجات Sandy Bridge المكتبية والمحمولة (كما كان الحال في معالج Clarkdale، على سبيل المثال)، فإن الربط الحلقي الداخلي بين النوى الموجودة على الشريحة يعتمد أيضًا على المبادئ الكامنة وراء QPI، على الأقل فيما يتعلق بتماسك الذاكرة المخبئية . ^{[ 16 ] : 10}

باعتبارها دائرة متزامنة، تعمل QPI بترددات ساعة تتراوح بين 2.4  و2.93  و3.2  و3.6 و4.0  و  4.8  جيجاهرتز (تم تقديم ترددي 3.6  و4.0  جيجاهرتز مع منصة Sandy Bridge-E/EP، بينما تم تقديم تردد 4.8  جيجاهرتز مع منصة Haswell-E/EP). يعتمد تردد الساعة لوصلة معينة على إمكانيات المكونات في كل طرف من أطراف الوصلة وخصائص الإشارة لمسار الإشارة على لوحة الدوائر المطبوعة. تقتصر معالجات Core i7 9xx غير المتطرفة على  تردد 2.4 جيجاهرتز عند ترددات الساعة المرجعية القياسية.

تحدث عمليات نقل البتات على كل من الحافة الصاعدة والحافة الهابطة للساعة، لذا فإن معدل النقل هو ضعف معدل الساعة.

تصف إنتل معدل نقل البيانات (بالجيجابايت/ثانية) بحساب حمولة البيانات ذات 64 بت فقط في كل وحدة بيانات (flit) ذات 80 بت. ومع ذلك، تضاعف إنتل النتيجة لأن زوج وصلات الإرسال والاستقبال أحادي الاتجاه يمكن أن يكون نشطًا في الوقت نفسه. وبالتالي، تصف إنتل زوج وصلات QPI ذي 20 مسارًا (إرسال واستقبال) بتردد  ساعة 3.2 جيجاهرتز بمعدل نقل بيانات يبلغ 25.6  جيجابايت/ثانية. أما تردد الساعة 2.4  جيجاهرتز فيعطي معدل نقل بيانات يبلغ 19.2  جيجابايت/ثانية. وبشكل أعم، وفقًا لهذا التعريف، ينقل نظام QPI ثنائي الوصلات ذو 20 مسارًا ثمانية بايتات لكل دورة ساعة، أربعة في كل اتجاه.

يتم حساب المعدل على النحو التالي:

3.2 جيجاهرتز

× 2 بت/هرتز (معدل نقل البيانات المزدوج)

× 16(20) (بتات البيانات/عرض وصلة QPI)

× 2 (إرسال واستقبال أحادي الاتجاه يعملان في وقت واحد)

÷ 8 (بت/بايت)

= 25.6 جيجابايت/ثانية

يُحدد بروتوكول QPI كبنية من خمس طبقات ، تتضمن طبقات منفصلة: الطبقة الفيزيائية، وطبقة الربط، وطبقة التوجيه، وطبقة النقل، وطبقة البروتوكول. ^{[ 1 ]} في الأجهزة المُخصصة فقط لاستخدام QPI من نقطة إلى نقطة دون إعادة توجيه، مثل معالجات Core i7-9xx و Xeon DP، لا توجد طبقة النقل وتكون طبقة التوجيه في حدها الأدنى.

الطبقة المادية

تتألف الطبقة الفيزيائية من الأسلاك الفعلية وأجهزة الإرسال والاستقبال التفاضلية، بالإضافة إلى أدنى مستوى منطقي يُرسل ويستقبل وحدة الطبقة الفيزيائية. وحدة الطبقة الفيزيائية هي "phit" ذات 20 بت. تُرسل الطبقة الفيزيائية "phit" ذات 20 بت باستخدام حافة ساعة واحدة على 20 مسارًا عندما تكون جميع المسارات متاحة، أو على 10 أو 5 مسارات عند إعادة تهيئة QPI بسبب عطل. تجدر الإشارة إلى أنه بالإضافة إلى إشارات البيانات، تُرسل إشارة ساعة من جهاز الإرسال إلى جهاز الاستقبال (مما يُبسط استعادة الساعة على حساب استخدام منافذ إضافية).

طبقة الربط

تتولى طبقة الربط مسؤولية إرسال واستقبال وحدات البيانات (Flits) بحجم 80 بت. تُرسل كل وحدة بيانات إلى الطبقة الفيزيائية على شكل أربع وحدات بيانات فرعية (phits) بحجم 20 بت. تحتوي كل وحدة بيانات على رمز التحقق الدوري (CRC) بحجم 8 بت، والذي يُولّده مُرسِل طبقة الربط، بالإضافة إلى حمولة بيانات بحجم 72 بت. في حال اكتشاف مُستقبِل طبقة الربط خطأً في رمز التحقق الدوري، يُخطر المُستقبِل المُرسِل عبر وحدة بيانات على وصلة الإرجاع، فيُعيد المُرسِل إرسال وحدة البيانات. تُطبّق طبقة الربط آلية التحكم في التدفق باستخدام نظام الرصيد/الخصم لمنع امتلاء مخزن المُستقبِل المؤقت. تدعم طبقة الربط ستة أنواع مختلفة من الرسائل لتمكين الطبقات العليا من التمييز بين وحدات البيانات والرسائل غير البياناتية، وذلك بشكل أساسي للحفاظ على اتساق ذاكرة التخزين المؤقت. في التطبيقات المعقدة لبنية QuickPath، يُمكن تهيئة طبقة الربط للحفاظ على تدفقات منفصلة والتحكم في التدفق لكل نوع من أنواع الرسائل. من غير الواضح ما إذا كان هذا ضروريًا أو مُطبّقًا في تطبيقات المعالج الأحادي والمعالج الثنائي.

طبقة التوجيه

ترسل طبقة التوجيه وحدةً بحجم 72 بت، تتألف من رأسية بحجم 8 بت وحمولة بحجم 64 بت. تحتوي الرأسية على الوجهة ونوع الرسالة. عند استلام طبقة التوجيه للوحدة، تفحص جداول التوجيه الخاصة بها لتحديد ما إذا كانت الوحدة قد وصلت إلى وجهتها. إذا وصلت، تُسلّم إلى الطبقة الأعلى التالية. وإذا لم تصل، تُرسل عبر منفذ QPI الصادر الصحيح. في جهاز مزود بمنفذ QPI واحد فقط، تكون طبقة التوجيه بسيطة. أما في التطبيقات الأكثر تعقيدًا، فتكون جداول التوجيه في طبقة التوجيه أكثر تعقيدًا، ويتم تعديلها ديناميكيًا لتجنب فشل روابط QPI.

طبقة النقل

طبقة النقل غير ضرورية وغير موجودة في الأجهزة المصممة للاتصالات المباشرة فقط، بما في ذلك معالج Core i7. تقوم طبقة النقل بإرسال واستقبال البيانات عبر شبكة QPI من الأجهزة الأخرى التي قد لا تكون متصلة مباشرة (أي أن البيانات قد تكون قد مرت عبر جهاز وسيط). تتحقق طبقة النقل من اكتمال البيانات، وإذا لم تكن كاملة، تطلب إعادة إرسالها من الجهاز الآخر.

طبقة البروتوكول

تقوم طبقة البروتوكول بإرسال واستقبال الحزم نيابةً عن الجهاز. الحزمة النموذجية هي صف من ذاكرة التخزين المؤقت. كما تشارك طبقة البروتوكول في الحفاظ على اتساق ذاكرة التخزين المؤقت من خلال إرسال واستقبال الرسائل ذات الصلة.

• ناقل واجهة مرن
• الحافلة من الجهة الأمامية
• النقل الفائق
• قائمة نطاقات تردد الأجهزة
• PCI Express
• رابيديو

• مقدمة عن تقنية Intel QuickPath Interconnect
• نظرة عامة على تقنية الربط البيني Intel QuickPath، مؤرشفة بتاريخ 2014-02-02 على موقع Wayback Machine (ملف PDF)
• ما تحتاج معرفته عن معالج إنتل Nehalem ، آرس تكنيكا ، 9 أبريل 2008، بقلم جون ستوكس
• نظرة أولى على بنية نيهاليم الدقيقة: ناقل QPI ( مؤرشف في 14 مايو 2016 على موقع Wayback Machine ، بتاريخ 2 نوفمبر 2008، بقلم إيليا غافريتشينكوف)
• واجهة النظام المشتركة: تقنية الربط البيني المستقبلية من إنتل ، 28 أغسطس 2007، بقلم ديفيد كانتر