بلاط 64

TILE64 ^{[ 1 ]} هو معالج متعدد النوى من نوع VLIW ISA تم تصنيعه بواسطة Tilera . ويتكون من شبكة متشابكة من 64 "بلاطة"، حيث تحتوي كل بلاطة على معالج للأغراض العامة وذاكرة تخزين مؤقتة وموجه غير مانع ، والذي تستخدمه البلاطة للتواصل مع البلاطات الأخرى على المعالج.

تُنفّذ النوى ذات خط الأنابيب القصير ، والمُرتبة، والمُكوّنة من ثلاث وحدات، مجموعة تعليمات VLIW المُستوحاة من معمارية MIPS ^{[ 2 ]} . تحتوي كل نواة على ملف سجلات وثلاث وحدات وظيفية: وحدتان حسابيتان منطقيتان للأعداد الصحيحة ووحدة تحميل وتخزين . لكل نواة ("تايل") ذاكرتا تخزين مؤقت L1 وL2 خاصتان بها، بالإضافة إلى ذاكرة تخزين مؤقت افتراضية L3 شاملة، وهي عبارة عن تجميع لجميع ذاكرات التخزين المؤقت L2. ^{[ 3 ]} تستطيع النواة تشغيل نظام تشغيل كامل بمفردها، أو يُمكن استخدام عدة نوى لتشغيل نظام تشغيل مُتناظر متعدد المعالجة.

يحتوي معالج TILE64 على أربعة وحدات تحكم DDR2 ، وواجهتي إيثرنت بسرعة 10 جيجابت ، وواجهتي PCIe رباعيتي المسارات ، وواجهة إدخال/إخراج "مرنة" يمكن تهيئتها برمجياً للتعامل مع عدد من البروتوكولات. يُصنع المعالج باستخدام  تقنية 90 نانومتر ويعمل بسرعات تتراوح بين 600 و900  ميجاهرتز.

بحسب المدير التقني والشريك المؤسس أنانت أغاروال ، ستستهدف شركة تايلرا شريحة المعالجات في أسواق معدات الشبكات والفيديو الرقمي حيث يكون الطلب على معالجة البيانات مرتفعاً. ^{[ 4 ]}

أُضيفت ميزة دعم بنية TILE64 إلى نواة لينكس الإصدار 2.6.36 ^{[ 5 ]} ، ولكنها أُزيلت في الإصدار 4.16 ^{[ 6 ]} . يوجد نظام تشغيل خلفي غير رسمي لـ Tilera يعتمد على LLVM ^{[ 7 ] .}

• موقع تايلرا الإلكتروني
• شركة ناشئة من معهد ماساتشوستس للتكنولوجيا ترفع مستوى المعالجات متعددة النوى بمعالج جديد ذي 64 نواة
• رابط قديم على موقع archive.today (تمت أرشفته في 19 يناير 2013)