معالج النقل

استخدم المعالج المتحول الأصلي بنيةً بسيطةً وغير مألوفة لتحقيق أداءٍ عالٍ في مساحةٍ صغيرة. اعتمد على الشفرة الدقيقة كطريقةٍ رئيسيةٍ للتحكم في مسار البيانات، ولكن على عكس التصاميم الأخرى في ذلك الوقت، استغرقت العديد من التعليمات دورةً واحدةً فقط للتنفيذ. استُخدمت رموز عمليات التعليمات كنقاط دخولٍ إلى ذاكرة القراءة فقط (ROM) الخاصة بالشفرة الدقيقة، ووُجّهت مخرجات ذاكرة القراءة فقط مباشرةً إلى مسار البيانات. بالنسبة للتعليمات متعددة الدورات، أثناء تنفيذ مسار البيانات للدورة الأولى، كانت الشفرة الدقيقة تفك تشفير أربعة خياراتٍ محتملةٍ للدورة الثانية. وكان بالإمكان اتخاذ القرار بشأن أيٍّ من هذه الخيارات سيتم استخدامه فعليًا قرب نهاية الدورة الأولى. وقد أتاح ذلك تشغيلًا سريعًا للغاية مع الحفاظ على عمومية البنية. ^{[ 7 ]}

كان معدل الساعة البالغ 20  ميجاهرتز مرتفعًا جدًا في ذلك الوقت، وكان المصممون قلقين للغاية بشأن جدوى توزيع إشارة ساعة بهذه السرعة على اللوحة. لذا،  استُخدمت ساعة خارجية أبطأ بتردد 5 ميجاهرتز، ثم ضُوعف هذا التردد إلى التردد الداخلي المطلوب باستخدام حلقة قفل الطور (PLL). في الواقع، احتوت الساعة الداخلية على أربعة أطوار غير متداخلة ، وكان للمصممين حرية اختيار أي توليفة منها، ما يعني أن المعالج كان يعمل فعليًا بتردد 80  ميجاهرتز. استُخدمت الدوائر المنطقية الديناميكية في أجزاء كثيرة من التصميم لتقليل المساحة وزيادة السرعة. مع ذلك، يصعب دمج هذه الأساليب مع اختبار المسح الضوئي لتوليد أنماط الاختبار التلقائي، لذا لم تعد شائعة في التصاميم اللاحقة.

نشرت دار برنتيس هول كتابًا ^{[ 8 ]} حول المبادئ العامة للمعالج المتحول.

تضمن التصميم الأساسي للمعالج المتحول (transputer) وصلات تسلسلية تُعرف باسم "وصلات نظام التشغيل" ^{[ 9 ] [ 10 ]} ، مما سمح له بالتواصل مع ما يصل إلى أربعة معالجات متحولة أخرى، كل منها بسرعة 5 أو 10 أو 20  ميجابت/ثانية - وهي سرعة فائقة في ثمانينيات القرن الماضي. ويمكن ربط أي عدد من المعالجات المتحولة معًا عبر هذه الوصلات (التي قد تمتد لعشرات الأمتار عبر أسلاك تفاضلية) لتشكيل مجموعة حاسوبية واحدة . فعلى سبيل المثال، قد يحتوي جهاز كمبيوتر مكتبي افتراضي على معالجين متحولين "منخفضي الأداء" يتوليان مهام الإدخال/الإخراج على بعض خطوطهما التسلسلية (الموصولة بالأجهزة المناسبة)، بينما يتواصلان مع معالج متحول أكبر حجمًا يعمل كوحدة معالجة مركزية على خط آخر.

كانت هناك حدود لحجم النظام الذي يمكن بناؤه بهذه الطريقة. فبما أن كل معالج مُحوِّل كان مرتبطًا بآخر في تخطيط ثابت من نقطة إلى نقطة، فإن إرسال الرسائل إلى معالج مُحوِّل أبعد كان يتطلب إعادة توجيه الرسائل بواسطة كل شريحة في الخط. وقد أدى ذلك إلى تأخير مع كل "قفزة" عبر الرابط، مما تسبب في تأخيرات طويلة على الشبكات الكبيرة. ولحل هذه المشكلة، وفرت شركة إنموس أيضًا مُبدِّلًا بدون تأخير يربط ما يصل إلى 32 معالجًا مُحوِّلًا (أو مُبدِّلًا) في شبكات أكبر.

يمكن لأجهزة Transputer الإقلاع من الذاكرة، كما هو الحال في معظم أجهزة الكمبيوتر، ولكن يمكن أيضًا إقلاعها عبر روابط الشبكة . يشير دبوس خاص على الرقاقة، يُسمى BootFromROM، إلى طريقة الإقلاع المُستخدمة. إذا كان هذا الدبوس مُفعّلاً عند إعادة ضبط الرقاقة، فإنها تبدأ المعالجة من التعليمات التي تبعد بايتين عن أعلى الذاكرة، والتي تُستخدم عادةً للقفز للخلف إلى رمز الإقلاع. أما إذا لم يكن هذا الدبوس مُفعّلاً، فإن الرقاقة تنتظر بدلاً من ذلك استقبال بايتات على أي رابط شبكة. يُمثل البايت الأول المُستلم طول الرمز المطلوب. تُنسخ البايتات التالية إلى الذاكرة السفلية، ثم يُقفز إليها بمجرد استلام هذا العدد من البايتات.

كان المفهوم العام للنظام هو أن يعمل معالج واحد كوحدة تحكم مركزية لتشغيل نظام يحتوي على عدد من المعالجات المتصلة. يتم تفعيل خاصية BootFromROM بشكل دائم على المعالج المُختار، مما يؤدي إلى بدء تشغيل عملية الإقلاع من ذاكرة القراءة فقط (ROM) عند بدء التشغيل. أما المعالجات الأخرى، فتكون خاصية BootFromROM فيها غير مُفعّلة، وتنتظر فقط. يقوم برنامج الإقلاع بتشغيل المعالج المركزي، الذي يبدأ بدوره بإرسال رمز الإقلاع إلى المعالجات الأخرى في الشبكة، ويمكنه تخصيص الرمز المُرسل لكل معالج، على سبيل المثال، إرسال برنامج تشغيل جهاز إلى المعالج المتصل بالأقراص الصلبة.

تضمن النظام أيضًا أطوالًا رمزية "خاصة" هي 0 و1، والتي كانت مخصصة لعمليتي PEEK وPOKE . سمح هذا بفحص وتغيير ذاكرة الوصول العشوائي (RAM) في معالج Transputer غير المُشغّل. بعد عملية PEEK، متبوعة بعنوان ذاكرة، أو عملية POK، متبوعة بعنوان وكلمة بيانات واحدة، يعود المعالج إلى انتظار عملية التمهيد. استُخدمت هذه الآلية عمومًا لأغراض تصحيح الأخطاء.

أُضيفت دوائر إلكترونية لتنظيم حركة البيانات عبر الروابط. تتوقف العمليات المنتظرة للاتصالات تلقائيًا ريثما تُنهي دوائر الشبكة عمليات القراءة أو الكتابة. ثم تُمنح العمليات الأخرى العاملة على المعالج المتحول وقت المعالجة هذا. تضمن النظام مستويين للأولوية لتحسين الأداء في الوقت الحقيقي والتشغيل متعدد المعالجات . استُخدم النظام المنطقي نفسه للتواصل بين البرامج العاملة على معالج متحول واحد، مُنفذًا كوصلات شبكة افتراضية في الذاكرة. لذا، تتوقف البرامج التي تطلب أي مدخلات أو مخرجات تلقائيًا ريثما تكتمل العملية، وهي مهمة كانت تتطلب عادةً نظام تشغيل كجهة وسيطة بين المكونات المادية. لم تكن أنظمة التشغيل على المعالج المتحول بحاجة إلى إدارة الجدولة؛ إذ يُمكن اعتبار الشريحة مُزودة بنظام تشغيل داخلي.

لتضمين كل هذه الوظائف على شريحة واحدة، كان منطق المعالج المتحول أبسط من معظم وحدات المعالجة المركزية. ورغم أن البعض أطلق عليه اسم "حاسوب مجموعة التعليمات المختصرة " (RISC) نظرًا لطبيعته البسيطة، ولأن هذا المصطلح كان رائجًا في التسويق آنذاك ، إلا أنه كان مُبرمجًا بدقة عالية ، ويحتوي على مجموعة محدودة من المسجلات، وتعليمات معقدة لنقل البيانات بين الذاكرة، مما يجعله يُصنف ضمن فئة معالجات CISC . على عكس معالجات RISC التي تعتمد بشكل كبير على المسجلات في عمليات التحميل والتخزين ، احتوى المعالج المتحول على ثلاثة مسجلات بيانات فقط، تعمل كمكدس. بالإضافة إلى ذلك، يشير مؤشر مساحة العمل إلى مكدس ذاكرة تقليدي، يمكن الوصول إليه بسهولة عبر التعليمات Load Local. Store Localوقد أتاح ذلك تبديلًا سريعًا جدًا للسياق بمجرد تغيير مؤشر مساحة العمل إلى الذاكرة التي يستخدمها معالج آخر (وهي طريقة مستخدمة في عدد من التصاميم المعاصرة، مثل TMS9900 ). لم يتم الاحتفاظ بمحتويات مكدس المسجلات الثلاثة بعد تنفيذ تعليمات معينة، مثل Jump، عندما كان بإمكان المعالج المتحول إجراء تبديل للسياق.

تتألف مجموعة تعليمات المعالج المتحول من تعليمات 8 بت مُجمّعة من رمز العملية وأجزاء المعاملات . يحتوي الجزء العلوي على رموز التعليمات الأساسية الستة عشر الممكنة، مما يجعله أحد الحواسيب التجارية القليلة ذات مجموعة التعليمات الدنيا . يحتوي الجزء السفلي على معامل ثابت فوري واحد، يُستخدم عادةً كإزاحة بالنسبة لمؤشر مساحة العمل (مكدس الذاكرة). سمحت تعليمتان بادئتان بإنشاء ثوابت أكبر عن طريق إضافة أجزائهما السفلية إلى معاملات التعليمات اللاحقة. دُعمت تعليمات إضافية عبر رمز التعليمة Operate ( )، الذي يفك تشفير المعامل الثابت كرمز عملية موسع بدون معاملات، مما يوفر إمكانية توسيع مجموعة التعليمات بسهولة وبشكل شبه لا نهائي مع ظهور تطبيقات أحدث للمعالج المتحول.Opr

كانت التعليمات الـ 16 "الأساسية" ذات المعامل الواحد كالتالي:

تتطلب جميع هذه التعليمات قيمة ثابتة، تمثل إزاحة أو قيمة ثابتة حسابية. إذا كانت هذه القيمة الثابتة أقل من 16، فسيتم ترميز جميع هذه التعليمات في بايت واحد.

كانت أول 16 تعليمة ثانوية بدون معامل (باستخدام تعليمة OPR الأساسية) هي:

لتوفير وسيلة سهلة لإنشاء نماذج أولية وبناء وتكوين أنظمة متعددة المعالجات، قدمت شركة إنموس معيار TRAM (وحدة المعالج المحوّل) في عام 1987. كانت وحدة TRAM عبارة عن لوحة فرعية تتكون أساسًا من معالج محوّل، وذاكرة خارجية و/أو أجهزة طرفية اختيارية، مع موصلات قياسية بسيطة لتوفير الطاقة ووصلات المعالج المحوّل وإشارات الساعة والنظام. تم تحديد أحجام مختلفة لوحدات TRAM، بدءًا من الحجم الأساسي 1 (3.66 بوصة × 1.05 بوصة) وصولًا إلى الحجم 8 (3.66 بوصة × 8.75 بوصة). أنتجت إنموس مجموعة من لوحات TRAM الأم لمختلف ناقلات المضيف مثل بنية المعيار الصناعي (ISA) و MicroChannel و VMEbus . تعمل وصلات TRAM بسرعة 10  ميجابت/ثانية أو 20  ميجابت/ثانية. ^{[ 11 ]}

The prototype 16-bit transputer was the S43, which lacked the scheduler and DMA-controlled block transfer on the links. At launch, the T212 and M212 (the latter with an on-board disk controller) were the 16-bit offerings. The T212 was available in 17.5 and 20 MHz processor clock speed ratings. The T212 was superseded by the T222, with on-chip RAM expanded from 2 KB to 4 KB, and, later, the T225. This added debugging-breakpoint support (by extending the instruction "J 0بالإضافة إلى بعض التعليمات الإضافية من مجموعة تعليمات T800. وكان كل من T222 وT225 يعملان بتردد 20  ميجاهرتز.

تم إطلاق معالج T414 في أكتوبر 1985، واستخدم ما يعادل 900,000 ترانزستور، وصُنع بدقة 1.5 ميكرومتر . كان تصميمه 32 بت، قادرًا على معالجة وحدات بيانات 32 بت، وعنونة ما يصل إلى 4  جيجابايت من الذاكرة الرئيسية. ^{[ 13 ]} في الأصل، كان من المقرر أن يكون أول إصدار 32 بت هو T424 ، ولكن صعوبات التصنيع أدت إلى إعادة تصميمه ليصبح T414  بذاكرة وصول عشوائي (RAM) مدمجة سعتها 2 كيلوبايت بدلًا من 4  كيلوبايت كما كان مُخططًا له. كان T414 متوفرًا  بترددين 15 و20 ميجاهرتز. لاحقًا، أُعيدت سعة ذاكرة الوصول العشوائي إلى 4  كيلوبايت في T425 (بترددات 20 و25 و30  ميجاهرتز)، والذي أضاف أيضًا...J 0دعم نقاط التوقف وتعليمات T800 إضافية. كان معالج T400 ، الذي صدر في سبتمبر 1989، نسخة منخفضة التكلفة  من معالج T425 بتردد 20 ميجاهرتز وذاكرة 2  كيلوبايت ووصلتين بدلاً من أربع، وكان مخصصًا لسوق الأنظمة المدمجة .

كان الجيل الثاني من معالج T800 ، الذي طُرح عام 1987، مزودًا بمجموعة تعليمات موسعة. تمثلت الإضافة الأهم في وحدة معالجة الفاصلة العائمة (FPU) ذات 64 بت، وثلاثة سجلات إضافية للفاصلة العائمة، مُطبقةً معيار IEEE 754-1985 للفاصلة العائمة. كما احتوى على  ذاكرة وصول عشوائي (RAM) مدمجة بسعة 4 كيلوبايت، وتوفر  بإصدارين بتردد 20 أو 25 ميجاهرتز. أُضيفت خاصية دعم نقاط التوقف في الإصدارين اللاحقين T801 و T805 ، حيث تميز الأول بناقلات عناوين وبيانات منفصلة لتحسين الأداء. كما توفر  الإصدار T805 لاحقًا بتردد 30 ميجاهرتز.

كان من المخطط تطوير جهاز T810 محسّن ، والذي كان سيحتوي على ذاكرة وصول عشوائي أكبر، وروابط أكثر وأسرع، وتعليمات إضافية، وشفرة دقيقة محسّنة، ولكن تم إلغاء هذا المشروع حوالي عام 1990.

كما أنتجت شركة Inmos مجموعة متنوعة من رقائق الدعم لمعالجات transputer، مثل مفتاح الربط C004 ذو 32 اتجاهًا ومحولات الربط C011 و C012 التي سمحت بربط روابط transputer بناقل بيانات 8 بت.

كان جزءٌ من استراتيجية إنموس الأصلية يتمثل في تصنيع وحدات معالجة مركزية صغيرة الحجم ورخيصة الثمن بحيث يمكن دمجها مع مكونات منطقية أخرى في جهاز واحد. ورغم أن أنظمة على شريحة (SoC)، كما يُطلق عليها عادةً، أصبحت منتشرة على نطاق واسع اليوم، إلا أن هذا المفهوم كان شبه مجهول في أوائل ثمانينيات القرن الماضي. بدأ مشروعان في عام 1983 تقريبًا، وهما M212 و TV-toy . استند M212 إلى نواة T212 القياسية مع إضافة وحدة تحكم في القرص لمعياري ST 506 وST 412 Shugart. أما TV-toy فكان من المفترض أن يكون أساسًا لجهاز ألعاب فيديو، وكان مشروعًا مشتركًا بين إنموس وسينكلير ريسيرش .

احتوت وصلات معالجات T212 وT414/T424 على محركات DMA مدمجة، مما سمح بنقل البيانات بالتوازي مع تنفيذ العمليات الأخرى. وتم تصميم نسخة معدلة من هذا التصميم، تُسمى T400 (لا ينبغي الخلط بينها وبين معالج لاحق يحمل الاسم نفسه)، حيث تولت وحدة المعالجة المركزية (CPU) عمليات النقل هذه. وقد أدى ذلك إلى تقليص حجم الجهاز بشكل ملحوظ، إذ كان حجم محركات الوصلات الأربعة مساويًا تقريبًا لحجم وحدة المعالجة المركزية بأكملها. وكان من المُخطط استخدام T400 كنواة في ما كان يُعرف آنذاك بأنظمة على السيليكون (SOS)، والتي تُعرف الآن باسم نظام على شريحة (SoC). وكان من المُفترض أن يُشكل هذا التصميم جزءًا من لعبة تلفزيونية. إلا أن المشروع أُلغي عام 1985.

على الرغم من أن مشاريع نظام على شريحة (SoC) السابقة لم تحقق سوى نجاح محدود (حيث بيع جهاز M212 لفترة من الزمن)، إلا أن العديد من المصممين ظلوا يؤمنون إيمانًا راسخًا بالمفهوم، وفي عام 1987، بدأ مشروع جديد، هو T100، الذي جمع بين نسخة 8 بت من وحدة المعالجة المركزية Transputer ومنطق قابل للبرمجة يعتمد على آلات الحالة. تعتمد مجموعة تعليمات Transputer على تعليمات 8 بت، ويمكن استخدامها بسهولة مع أي حجم كلمة من مضاعفات 8 بت. كان السوق المستهدف لجهاز T100 هو وحدات تحكم ناقل البيانات مثل Futurebus، وترقية لمحولات الربط القياسية (C011 وغيرها). توقف المشروع عند بدء العمل على جهاز T840 (الذي أصبح فيما بعد أساس جهاز T9000).

• معالجات سلسلة T2 و T4 و T8
• 
  إنموس T212، بريكوال
• 
  إنموس T222، بريكوال
• 
  STMicroelectronics IMST225 (Inmos T225)
• 
  إنموس تي 400
• 
  إنموس تي 414
• 
  إنموس تي 425
• 
  Inmos T800، PREQUAL
• 
  STMicroelectronics IMST805 (Inmos T805)

يُعدّ TPCORE تطبيقًا لـ transputer، بما في ذلك روابط نظام التشغيل، ويعمل في مصفوفة بوابات قابلة للبرمجة ميدانيًا (FPGA). ^{[ 9 ] [ 14 ]}

حسّنت شركة إنموس أداء معالجات سلسلة T8 بإطلاقها معالج T9000 (الذي كان يُعرف بالرمز H1 أثناء التطوير). تشارك T9000 معظم الميزات مع T800، لكنه نقل عدة أجزاء من التصميم إلى مكونات مادية، وأضاف العديد من الميزات لدعم المعالجة فائقة التوازي . وعلى عكس الطرازات السابقة، احتوى T9000 على ذاكرة تخزين  مؤقتة عالية السرعة بسعة 16 كيلوبايت (تستخدم الاستبدال العشوائي) بدلاً من ذاكرة الوصول العشوائي (RAM)، كما سمح باستخدامها كذاكرة، وتضمن وظائف مشابهة لوحدة إدارة الذاكرة (MMU) للتعامل مع كل ذلك (تُسمى PMI ). ولزيادة السرعة، قام T9000 بتخزين أعلى 32 موقعًا من المكدس مؤقتًا، بدلاً من ثلاثة مواقع كما في الإصدارات السابقة.

استخدم معالج T9000 خط أنابيب من خمس مراحل لزيادة السرعة. ومن الإضافات المهمة وحدة التجميع ^{[ 15 ]} التي تجمع التعليمات من الذاكرة المؤقتة وتجمعها في حزم أكبر تصل إلى 8 بايت لتغذية خط الأنابيب بشكل أسرع. ثم تُنجز المجموعات في دورة واحدة، كما لو كانت تعليمات منفردة أكبر تعمل على وحدة معالجة مركزية أسرع.

تم تحديث نظام الربط إلى  وضع جديد بتردد 100 ميجاهرتز، ولكن على عكس الأنظمة السابقة، لم تعد الروابط متوافقة مع الإصدارات السابقة. سُمي بروتوكول الربط الجديد القائم على الحزم DS-Link ، ^{[ 16 ]} وشكّل لاحقًا أساس معيار IEEE 1355 للربط التسلسلي. كما أضاف جهاز T9000 وحدة توجيه للروابط تُسمى VCP (معالج القناة الافتراضية)، والتي حوّلت الروابط من نقطة إلى نقطة إلى شبكة حقيقية، مما يسمح بإنشاء أي عدد من القنوات الافتراضية على الروابط. هذا يعني أن البرامج لم تعد بحاجة إلى معرفة التخطيط المادي للاتصالات. كما طُوّرت مجموعة من رقائق دعم DS-Link، بما في ذلك مفتاح التبديل المتقاطع C104 ذو 32 اتجاهًا، ومحول الربط C101 .

أدت التأخيرات الطويلة في تطوير معالج T9000 إلى تفوق تصاميم التحميل/التخزين الأسرع عليه بحلول موعد إصداره. وقد فشل باستمرار في تحقيق هدفه المتمثل في التفوق على معالج T800 بعشرة أضعاف. وعندما أُلغي المشروع نهائيًا، كان لا يزال يحقق حوالي 36 مليون تعليمات في الثانية (MIPS) بتردد 50  ميجاهرتز. وأدت تأخيرات الإنتاج إلى ظهور مقولة ساخرة مفادها أن أفضل بنية مضيفة لمعالج T9000 هي جهاز عرض علوي.

كان هذا الأمر يفوق قدرة شركة إنموس، التي لم تكن تملك التمويل اللازم لمواصلة التطوير. في ذلك الوقت، بيعت الشركة إلى شركة إس جي إس-تومسون (التي تُعرف الآن باسم إس تي ميكروإلكترونيكس )، والتي كانت تركز على سوق الأنظمة المدمجة، وفي النهاية تم التخلي عن مشروع T9000. مع ذلك، تم لاحقًا إنتاج معالج مُعاد تصميمه بالكامل، وهو معالج 32 بت مُخصص للتطبيقات المدمجة، سلسلة ST20 ، باستخدام بعض التقنيات التي طُوّرت لمعالج T9000. دُمجت نواة ST20 في شرائح لأجهزة الاستقبال الرقمية وتطبيقات نظام تحديد المواقع العالمي (GPS).

على الرغم من أن ST20 لم يكن معالجًا متوازيًا بالمعنى الدقيق للكلمة، إلا أنه تأثر بشكل كبير بمعالجي T4 وT9، وشكّل أساسًا لمعالج T450، الذي يُعتبر آخر المعالجات المتوازية. تمثلت مهمة ST20 في أن يكون نواة قابلة لإعادة الاستخدام في سوق أنظمة على رقاقة (SoC) الناشئة آنذاك. كان الاسم الأصلي لـ ST20 هو النواة الدقيقة القابلة لإعادة الاستخدام (RMC). استندت بنيته بشكل عام إلى بنية T4 الأصلية مع مسار بيانات مُتحكم فيه بواسطة الشفرة الدقيقة. ومع ذلك، فقد كان إعادة تصميم كاملة، باستخدام لغة VHDL كلغة تصميم، مع مُترجم شفرة دقيقة مُحسّن (ومُعاد كتابته). بدأ التفكير في المشروع في وقت مبكر من عام 1990 عندما أُدرك أن T9 سيكون كبيرًا جدًا بالنسبة للعديد من التطبيقات. بدأ العمل الفعلي على التصميم في منتصف عام 1992. أُجريت العديد من التصاميم التجريبية، بدءًا من وحدة معالجة مركزية بسيطة جدًا على نمط RISC مع تعليمات معقدة مُنفذة برمجيًا عبر مصائد، وصولًا إلى تصميم فائق القياس مُعقد نوعًا ما، يُشبه في مفهومه خوارزمية توماسولو . كان التصميم النهائي مشابهاً جداً لنواة T4 الأصلية على الرغم من إضافة بعض تجميع التعليمات البسيط وذاكرة التخزين المؤقت لمساحة العمل للمساعدة في الأداء.

• US4704678 - INMOS، [26 نوفمبر 1982]، مجموعة وظائف للحاسوب الصغير
• US4724517 - INMOS، [26 نوفمبر 1982]، حاسوب صغير مزود بوظائف إضافة البادئات
• US4758948 - INMOS، [19 يوليو 1988]، حاسوب صغير
• US4989133 - INMOS، [29 يناير 1991]، نظام لتنفيذ العمليات المعتمدة على الوقت
• US4783734 - INMOS، [8 نوفمبر 1988]، حاسوب مزود باتصال عمليات متغير الطول
• US4794526 - INMOS، [27 ديسمبر 1988]، حاسوب صغير مزود بجدولة الأولوية