آرتش64

📅 آخر تحديث: ٢٩ يوليو ٢٠٢٦
✍️ نُشر في: ٢٩ يوليو ٢٠٢٦
📷 يحتوي على 4 صور
الموسوعة الحرة

منصة Armv8-A مع شريحة وحدة المعالجة المركزية Cortex-A57 / A53 MPCore big.LITTLE

AArch64 أو ARM64 هي حالة التنفيذ 64 بت لعائلة بنية ARM . تم تقديمها لأول مرة مع بنية Armv8-A ، وتمت إضافة العديد من تحديثات الامتداد إليها. [1]

حالة تنفيذ AArch64

اتفاقيات التسمية

  • 64 بت:
    • حالة التنفيذ: AArch64.
    • مجموعة التعليمات: A64.
  • 32 بت:
    • حالة التنفيذ: AArch32.
    • مجموعة التعليمات: A32 + T32.
    • مثال: ARMv8-R، Cortex-A32. [2]

مميزات AArch64

  • مجموعة تعليمات جديدة، A64:
    • يحتوي على 31 سجلًا عامًا مكونًا من 64 بت.
    • يحتوي على سجل صفر مخصص أو سجل مؤشر المكدس (SP) (اعتمادًا على التعليمات).
    • لم يعد من الممكن الوصول إلى عداد البرنامج (PC) بشكل مباشر كسجل.
    • تظل التعليمات بطول 32 بت وتشبه في معظمها تعليمات A32 (مع تعليمات LDM/STM وإسقاط معظم التنفيذ الشرطي).
      • يحتوي على أحمال/مخازن مقترنة (بدلاً من LDM/STM).
      • لا يوجد تنبؤ لمعظم التعليمات (باستثناء الفروع).
    • يمكن لمعظم التعليمات أن تأخذ وسيطات 32 بت أو 64 بت.
    • من المفترض أن تكون العناوين 64 بت.
  • SIMD المتقدم(نيون) محسّن:
  • نظام استثناء جديد:
    • عدد أقل من السجلات والأنماط المصرفية.
  • ترجمة الذاكرة من عناوين افتراضية مكونة من 48 بت استنادًا إلى امتداد العنوان المادي الكبير (LPAE) الموجود، والذي تم تصميمه ليتم تمديده بسهولة إلى 64 بت.

الامتداد: تلميح جمع البيانات (ARMv8.0-DGH).

تم تقديم AArch64 في ARMv8-A وتم تضمينه في الإصدارات اللاحقة من ARMv8-A. كما تم تقديمه في ARMv8-R كخيار، بعد تقديمه في ARMv8-A؛ فهو غير مضمن في ARMv8-M.

صيغ التعليم

إن التعليمات البرمجية الرئيسية لاختيار المجموعة التي تنتمي إليها تعليمات A64 موجودة في البتات 25–28.

تنسيقات التعليمات A64
يكتب قليل
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
محجوز 0 العمل رقم 0 0 0 0 0 العمل رقم 1
الشركات الصغيرة والمتوسطة 1 العمل رقم 0 0 0 0 0 يختلف
غير مخصص 0 0 0 1
سفي 0 0 1 0 يختلف
غير مخصص 0 0 1 1
معالجة البيانات - ذات الصلة الفورية بالكمبيوتر الشخصي. اوب انا لو 1 0 0 0 0 انا مرحبا طريق
معالجة البيانات - الآخرين المباشرين س ف 1 0 0 01–11 طريق
الفروع + تعليمات النظام اوب0 1 0 1 العملية 1 العملية 2
تعليمات التحميل والتخزين اوب0 1 العملية 1 0 العملية 2 اوب3 العملية 4
معالجة البيانات - التسجيل س ف اوب0 العملية 1 1 0 1 العملية 2 اوب3
معالجة البيانات - النقطة العائمة وSIMD اوب0 1 1 1 العملية 1 العملية 2 اوب3

ARM-A (هندسة التطبيقات)

تم الإعلان عن ARMv8-A في أكتوبر 2011، [3] وهو يمثل تغييرًا أساسيًا في بنية ARM. فهو يضيف حالة تنفيذ اختيارية بطول 64 بت، تسمى "AArch64"، ومجموعة التعليمات الجديدة المرتبطة بها "A64"، بالإضافة إلى حالة تنفيذ بطول 32 بت، "AArch32"، والتي تدعم مجموعات التعليمات "A32" (Arm الأصلية بطول 32 بت) و"T32" (Thumb/Thumb-2) بطول 32 بت. توفر مجموعات التعليمات الأخيرة توافقًا مع مساحة المستخدم مع بنية ARMv7-A بطول 32 بت الحالية. يسمح ARMv8-A بتنفيذ تطبيقات بطول 32 بت في نظام تشغيل بطول 64 بت، وأن يكون نظام التشغيل بطول 32 بت تحت سيطرة مشرف افتراضي بطول 64 بت . [4] أعلنت شركة ARM عن أنويتها Cortex-A53 و Cortex-A57 في 30 أكتوبر 2012. [5] كانت شركة Apple أول من أصدر نواة متوافقة مع ARMv8-A ( Cyclone ) في منتج استهلاكي ( iPhone 5S ). كانت شركة AppliedMicro ، باستخدام FPGA ، أول من عرض ARMv8-A. [6] أول نظام SoC ARMv8-A من Samsung هو Exynos 5433 المستخدم في Galaxy Note 4 ، والذي يتميز بمجموعتين من أربعة أنوية Cortex-A57 وCortex-A53 في تكوين big.LITTLE ؛ لكنه سيعمل فقط في وضع AArch32. [7]

يتضمن ARMv8-A VFPv3/v4 وSIMD المتقدم (Neon) كميزات قياسية في كل من AArch32 وAArch64. كما يضيف تعليمات التشفير التي تدعم AES و SHA-1 / SHA-256 وحسابات المجال المحدود . [8]

يمكن لمعالج ARMv8-A دعم أحد AArch32 وAArch64 أو كليهما؛ فقد يدعم AArch32 وAArch64 في مستويات استثناء أقل وAArch64 فقط في مستويات استثناء أعلى. [9] على سبيل المثال، يدعم ARM Cortex-A32 AArch32 فقط، [10] ويدعم ARM Cortex-A34 AArch64 فقط، [11] ويدعم ARM Cortex-A72 كلاً من AArch64 وAArch32. [12] يجب أن يدعم معالج ARMv9-A AArch64 في جميع مستويات الاستثناء، وقد يدعم AArch32 في EL0. [9]

ARMv8.1-A

في ديسمبر 2014، تم الإعلان عن ARMv8.1-A، [13] وهو تحديث "يتمتع بفوائد متزايدة مقارنة بالإصدار v8.0". وقد انقسمت التحسينات إلى فئتين: تغييرات على مجموعة التعليمات، وتغييرات على نموذج الاستثناء وترجمة الذاكرة.

تضمنت تحسينات مجموعة التعليمات ما يلي:

  • مجموعة من تعليمات القراءة والكتابة الذرية AArch64.
  • إضافات إلى مجموعة تعليمات SIMD المتقدمة لكل من AArch32 وAArch64 لتمكين فرص بعض تحسينات المكتبة:
    • توقيع التشبع التقريب مضاعفة الضرب التراكم، إرجاع النصف العالي.
    • توقيع التشبع التقريب مضاعفة ضرب طرح، إرجاع النصف العالي.
    • تمت إضافة التعليمات في أشكال متجهية ومقياسية.
  • مجموعة من تعليمات التحميل والتخزين AArch64 التي يمكنها توفير ترتيب الوصول إلى الذاكرة المحدود بمناطق العناوين القابلة للتكوين.
  • تصبح تعليمات CRC الاختيارية في الإصدار v8.0 شرطًا أساسيًا في ARMv8.1.

تضمنت التحسينات الخاصة بنموذج الاستثناء ونظام ترجمة الذاكرة ما يلي:

  • توفر بتات حالة عدم الوصول المتميز أبدًا (PAN) الجديدة التحكم الذي يمنع الوصول المتميز إلى بيانات المستخدم ما لم يتم تمكينه صراحةً.
  • نطاق VMID متزايد للمحاكاة الافتراضية؛ يدعم عددًا أكبر من الأجهزة الافتراضية.
  • دعم اختياري لتحديث الأجهزة لعلم الوصول إلى جدول الصفحات، وتوحيد آلية البت القذرة الاختيارية المحدثة بالأجهزة.
  • ملحقات مضيف المحاكاة الافتراضية (VHE). تعمل هذه التحسينات على تحسين أداء المشرفين الافتراضيين من النوع 2 من خلال تقليل النفقات العامة للبرامج المرتبطة بالانتقال بين نظامي التشغيل المضيف والضيف. تسمح الملحقات لنظام التشغيل المضيف بالتنفيذ عند EL2، بدلاً من EL1، دون تعديل كبير.
  • آلية لتحرير بعض بتات جدول الترجمة لاستخدامها من قبل نظام التشغيل، حيث لا تكون هناك حاجة لدعم الأجهزة بواسطة نظام التشغيل.
  • تجاهل البايت العلوي لوضع علامات على الذاكرة. [14]

ARMv8.2-A

في يناير 2016، تم الإعلان عن ARMv8.2-A. [15] وقد انقسمت تحسيناته إلى أربع فئات:

امتداد المتجه القابل للتطوير (SVE)

إن ملحق المتجهات القابلة للتطوير (SVE) هو "ملحق اختياري لبنية ARMv8.2-A والإصدارات الأحدث" تم تطويره خصيصًا لمتجهات أحمال العمل العلمية عالية الأداء . [16] [17] تسمح المواصفات بتنفيذ أطوال متجه متغيرة من 128 إلى 2048 بت. الملحق مكمل لامتدادات NEON ولا يحل محلها .

تم بالفعل تنفيذ متغير SVE 512 بت على حاسوب Fugaku العملاق باستخدام معالج Fujitsu A64FX ARM؛ كان هذا الحاسوب [18] أسرع حاسوب فائق في العالم لمدة عامين، من يونيو 2020 [19] إلى مايو 2022. [20] تم تنفيذ إصدار أكثر مرونة، 2x256 SVE، بواسطة معالج AWS Graviton3 ARM.

يدعم مُجمِّع GCC SVE ، حيث يدعم GCC 8 التوجيه التلقائي [17] ويدعم GCC 10 جوهريات C. اعتبارًا من يوليو 2020 ، يدعم LLVM و clang جوهريات C وIR. يدعم فرع ARM الخاص من LLVM التوجيه التلقائي. [21]

ARMv8.3-A

في أكتوبر 2016، تم الإعلان عن ARMv8.3-A. وقد انقسمت تحسيناته إلى ست فئات: [22]

  • مصادقة المؤشر [23] (AArch64 فقط)؛ التمديد الإلزامي (بناءً على تشفير كتلة جديد، QARMA [24] ) للهندسة المعمارية (يحتاج المترجمون إلى استغلال ميزة الأمان، ولكن نظرًا لأن التعليمات موجودة في مساحة NOP، فهي متوافقة مع الإصدارات السابقة على الرغم من عدم توفير أي أمان إضافي على الرقائق القديمة).
  • المحاكاة الافتراضية المتداخلة (AArch64 فقط).
  • دعم الأرقام المركبة SIMD المتقدمة (AArch64 وAArch32)؛ على سبيل المثال، الدورات بمضاعفات 90 درجة.
  • تعليمات جديدة FJCVTZS (تحويل الفاصلة العائمة في JavaScript إلى نقطة ثابتة موقعة، التقريب نحو الصفر). [25]
  • تغيير في نموذج اتساق الذاكرة (AArch64 فقط)؛ لدعم نموذج RCpc (المعالج المتوافق مع الإصدار المتوافق) الأضعف (غير الافتراضي) لـ C++11 / C11 (كان نموذج الاتساق الافتراضي C++11/C11 مدعومًا بالفعل في ARMv8 السابق).
  • دعم آلية المعرف لمخابئ النظام المرئية الأكبر حجمًا (AArch64 وAArch32).

يتم الآن دعم بنية ARMv8.3-A بواسطة (على الأقل) مُجمِّع GCC 7. [26]

ARMv8.4-A

في نوفمبر 2017، تم الإعلان عن ARMv8.4-A. وقد جاءت تحسيناته ضمن الفئات التالية: [27] [28] [29]

  • "امتدادات التشفير SHA3 / SHA512 / SM3 / SM4 ." أي تعليمات اختيارية.
  • تم تحسين دعم المحاكاة الافتراضية.
  • قدرات تقسيم الذاكرة ومراقبتها (MPAM).
  • حالة EL2 آمنة جديدة ومراقبين للنشاط.
  • تعليمات حاصل ضرب عدد صحيح نقطي موقّع وغير موقّع (SDOT وUDOT).

ARMv8.5-A وARMv9.0-A

في سبتمبر 2018، تم الإعلان عن ARMv8.5-A. وقد جاءت تحسيناته ضمن الفئات التالية: [30] [31] [32]

  • امتداد وسم الذاكرة (MTE) (AArch64). [33]
  • مؤشرات هدف الفرع (BTI) (AArch64) لتقليل "قدرة المهاجم على تنفيذ تعليمات برمجية عشوائية". ومثل مصادقة المؤشر، فإن التعليمات ذات الصلة لا تتطلب عمليات تشغيل في الإصدارات السابقة من ARMv8-A.
  • تعليمات مولد الأرقام العشوائية - "توفير أرقام عشوائية حتمية وحقيقية تتوافق مع المعايير الوطنية والدولية المختلفة".

في 2 أغسطس 2019، أعلنت Google أن Android سيعتمد ملحق وسم الذاكرة (MTE). [34]

في مارس 2021، تم الإعلان عن ARMv9-A. يتكون خط الأساس لـ ARMv9-A من جميع الميزات الموجودة في ARMv8.5. [35] [36] [37] ويضيف ARMv9-A أيضًا:

  • SVE2 (SVE2) هو امتداد متجه قابل للتطوير يعتمد على متجه قابل للتطوير في SVE لزيادة التوازي الدقيق لمستوى البيانات (DLP) ، للسماح بإنجاز المزيد من العمل لكل تعليمة. يهدف SVE2 إلى جلب هذه الفوائد إلى مجموعة أوسع من البرامج بما في ذلك DSP ورمز SIMD للوسائط المتعددة الذي يستخدم Neon حاليًا. [ 38] تم تحديث أكواد تطوير LLVM / Clang 9.0 و GCC 10.0 لدعم SVE2. [38] [39]
  • تمديد الذاكرة المعاملية (TME). بعد امتدادات x86 ، يوفر TME الدعم للذاكرة المعاملية للأجهزة (HTM) وإزالة القفل المعاملي (TLE). يهدف TME إلى توفير التزامن القابل للتطوير لزيادة التوازي الخشن على مستوى الخيوط (TLP) ، للسماح بإنجاز المزيد من العمل لكل خيط. [38] تم تحديث أكواد تطوير LLVM / Clang 9.0 و GCC 10.0 لدعم TME. [39]
  • هندسة الحوسبة السرية (CCA). [40] [41]

ARMv8.6-A وARMv9.1-A

في سبتمبر 2019، تم الإعلان عن ARMv8.6-A. تندرج تحسيناته ضمن الفئات التالية: [30] [42]

  • الضرب العام للمصفوفة (GEMM).
  • دعم تنسيق Bfloat16 .
  • تعليمات معالجة مصفوفة SIMD، BFDOT، وBFMMLA، وBFMLAL، وBFCVT.
  • تحسينات في مجال المحاكاة الافتراضية وإدارة النظام والأمان.
  • والإضافات التالية (التي أضاف LLVM 11 بالفعل دعمًا لها [43] ):
    • تحسين المحاكاة الافتراضية للعداد (ARMv8.6-ECV).
    • الفخاخ ذات الحبيبات الدقيقة (ARMv8.6-FGT).
    • مراقبة النشاط افتراضيًا (ARMv8.6-AMU).

على سبيل المثال، الفخاخ الدقيقة، وتعليمات انتظار الحدث (WFE)، وEnhancedPAC2 وFPAC. ملحقات bfloat16 لـ SVE وNeon مخصصة بشكل أساسي لاستخدام التعلم العميق. [44]

ARMv8.7-A وARMv9.2-A

في سبتمبر 2020، تم الإعلان عن ARMv8.7-A. وقد جاءت تحسيناته ضمن الفئات التالية: [30] [45]

  • امتداد المصفوفة القابل للتطوير (SME) (ARMv9.2 فقط). [46] يضيف SME ميزات جديدة لمعالجة المصفوفات بكفاءة، مثل:
    • تخزين بلاط المصفوفة.
    • نقل المصفوفة أثناء التنقل.
    • تحميل/تخزين/إدراج/استخراج متجهات البلاط.
    • حاصل ضرب المصفوفة الخارجي لمتجهات SVE.
    • "وضع البث" SVE.
  • دعم مُحسَّن لـ PCIe hot plug (AArch64).
  • تحميل ذري بحجم 64 بايت وتخزينه في المسرعات (AArch64).
  • انتظار التعليمات (WFI) وانتظار الحدث (WFE) مع مهلة زمنية (AArch64).
  • تسجيل الفرع (ARMv9.2 فقط).

ARMv8.8-A وARMv9.3-A

في سبتمبر 2021، تم الإعلان عن ARMv8.8-A وARMv9.3-A. وقد اندرجت تحسيناتهما ضمن الفئات التالية: [30] [47]

  • المقاطعات غير القابلة للإخفاء (AArch64).
  • تعليمات لتحسين عمليات نمط memcpy() و memset() (AArch64).
  • تحسينات على PAC (AArch64).
  • الفروع الشرطية المشار إليها (AArch64).

يدعم LLVM 15 ARMv8.8-A وARMv9.3-A. [48]

ARMv8.9-A وARMv9.4-A

في سبتمبر 2022، تم الإعلان عن ARMv8.9-A وARMv9.4-A، بما في ذلك: [49]

  • تحسينات في بنية نظام الذاكرة الافتراضية (VMSA).
    • الإذن غير المباشر والتراكبات.
    • تقوية الترجمة.
    • جداول الترجمة 128 بت (ARMv9 فقط).
  • ملحق المصفوفة القابلة للتطوير 2 (SME2) (ARMv9 فقط).
    • تعليمات متعددة المتجهات.
    • مسندات متعددة المتجهات.
    • ضغط الوزن 2b/4b.
    • 1ب الشبكات الثنائية.
    • جلب النطاق مسبقًا.
  • مجموعة التحكم المحمية (GCS) (ARMv9 فقط).
  • الحوسبة السرية.
    • سياقات تشفير الذاكرة.
    • تعيين الجهاز.

ARMv9.5-A

في أكتوبر 2023، تم الإعلان عن ARMv9.5-A، بما في ذلك: [50]

  • تمت إضافة دعم FP8 (تنسيقات E5M2 وE4M3) إلى:
    • الشركات الصغيرة والمتوسطة 2
    • سفي2
    • SIMD المتقدم (نيون)
  • الهجرة المباشرة للآلات الافتراضية باستخدام هياكل تتبع الحالة المتسخة للأجهزة (FEAT_HDBSS)
  • حساب النقاط المفحوصة
  • دعم استخدام مجموعة من الكمبيوتر الشخصي وSP كمعدِّل عند إنشاء رموز مصادقة المؤشر أو التحقق منها.
  • دعم التصميمات التي تدعم Realm Management Extension (RME)، ودعم التصميمات غير الآمنة فقط في جداول حماية الحبيبات، والقدرة على تعطيل مساحات العناوين المادية (PAS) معينة.
  • مصائد الكتابة في تكوين EL3.
  • دعم نقطة التوقف لنطاق العنوان وتشغيل عدم التطابق دون الحاجة إلى الربط.
  • دعم تفويض الأخطاء بكفاءة من EL3 إلى EL2 أو EL1.

ARMv9.6-A

في أكتوبر 2024، تم الإعلان عن ARMv9.6-A، بما في ذلك: [51]

  • تحسين كفاءة الشركات الصغيرة والمتوسطة الحجم من خلال عمليات التبسيط الهيكلي وربع البلاط
  • مجالات MPAM لدعم أنظمة الكمبيوتر ذات الذاكرة المشتركة بشكل أفضل على الأنظمة متعددة الشرائح والشرائح
  • التحكم في ذاكرة المشرف الافتراضي للتتبع والتحليل الإحصائي على الآلات الافتراضية
  • تحسين التخزين المؤقت ووضع البيانات
  • عزل البيانات الحبيبية للحوسبة السرية
  • قفل بتات لسجلات النظام EL1
  • تحسين عملية قياس جداول الحماية الحبيبية (GPT) لأنظمة الذاكرة الكبيرة
  • تعليمات SVE جديدة للتوسيع/الضغط والعثور على أول/آخر عنصر نشط
  • تعليمات تحميل وتخزين إضافية غير مخصصة لتمكين نظام التشغيل من التفاعل مع ذاكرة التطبيق
  • تعليمات المقارنة والتفرع الجديدة
  • حقن استثناءات التعليمات غير المحددة من EL3

ARM-R (هندسة الوقت الحقيقي)

تم تصميم بنية ARM -R ، وتحديدًا ملف تعريف Armv8-R، لتلبية احتياجات التطبيقات في الوقت الفعلي، حيث يكون السلوك المتوقع والحتمي ضروريًا. يركز ملف التعريف هذا على تقديم أداء عالٍ وموثوقية وكفاءة في الأنظمة المضمنة حيث تكون القيود في الوقت الفعلي بالغة الأهمية.

مع تقديم دعم AArch64 الاختياري في ملف تعريف Armv8-R، تم تعزيز قدرات الوقت الفعلي بشكل أكبر. يعد Cortex-R82 [52] أول معالج ينفذ هذا الدعم الموسع، مما يجلب العديد من الميزات الجديدة والتحسينات إلى مجال الوقت الفعلي. [53]

الميزات الرئيسية لبرنامج Armv8-R مع دعم AArch64

  1. مجموعة تعليمات AArch64 (A64) :
    • توفر مجموعة تعليمات A64 [25] الموجودة في Cortex-R82 معالجة وعمليات بيانات 64 بت، مما يحسن الأداء لبعض المهام الحسابية ويعزز كفاءة النظام بشكل عام. [52]
    • مثال على التعليمات : ADD X0, X1, X2إضافة القيم في السجلات 64 بت X1 وX2 وتخزين النتيجة في X0. تسمح هذه العملية 64 بت بإجراء حسابات أكبر وأكثر تعقيدًا مقارنة بالعمليات 32 بت لمجموعة التعليمات A32 السابقة.
  2. تحسين إدارة الذاكرة :
    • تعليمات حاجز الذاكرة : يقدم Cortex-R82 تعليمات حاجز الذاكرة المحسنة لضمان الترتيب الصحيح لعمليات الذاكرة، وهو أمر بالغ الأهمية في أنظمة الوقت الفعلي حيث يجب التحكم بدقة في توقيت عمليات الذاكرة. [54]
      • حاجز مزامنة البيانات (DSB) : يضمن اكتمال جميع عمليات الوصول إلى البيانات قبل الحاجز قبل الاستمرار في العمليات اللاحقة.
      • حاجز ذاكرة البيانات (DMB) : يضمن أن يتم الانتهاء من جميع عمليات الوصول إلى الذاكرة قبل الحاجز قبل إمكانية متابعة أي عمليات وصول إلى الذاكرة بعد الحاجز.
    • على سبيل المثال : في نظام التحكم في السيارات في الوقت الفعلي، يمكن استخدام DSB للتأكد من كتابة بيانات المستشعر بالكامل في الذاكرة قبل أن يشرع النظام في المعالجة أو اتخاذ القرار، مما يمنع تلف البيانات أو التناقضات.
  3. تحسين مساحة العنوان :
    • عنونة 64 بت : يسمح AArch64 لـ Cortex-R82 بمعالجة مساحة ذاكرة أكبر بكثير مقارنة بإصداراتها ذات 32 بت، مما يجعلها مناسبة للتطبيقات التي تتطلب ذاكرة واسعة النطاق.
    • مثال : يمكن لنظام الأتمتة الصناعية المعقد الاستفادة من مساحة العنوان الموسعة لإدارة مجموعات البيانات الكبيرة والمخازن المؤقتة بكفاءة أكبر، مما يؤدي إلى تحسين أداء النظام وقدرته.
  4. تحسينات الأداء في الوقت الفعلي :
    • معالجة المقاطعات : بفضل دعم AArch64، يمكن لـ Cortex-R82 معالجة المقاطعات بزمن انتقال أقل وإمكانية توقع محسنة، وهو أمر ضروري للعمليات في الوقت الفعلي.
    • على سبيل المثال : في تطبيق الروبوتات، يمكن لمعالجة المقاطعة المحسنة في Cortex-R82 ضمان الاستجابات في الوقت المناسب للمحفزات الخارجية، مثل التغييرات في بيانات المستشعر أو أوامر التحكم.

مراجع

  1. ^ "نظرة عامة". تعلم البنية: فهم امتدادات Armv8.x وArmv9.x .
  2. ^ "معالج Cortex-A32 – ARM" . تم الاسترجاع في 18 ديسمبر 2016 .
  3. ^ "ARM تكشف عن التفاصيل الفنية للإصدار التالي من بنية ARM" (بيان صحفي). Arm Holdings . 27 أكتوبر 2011. مؤرشف من الأصل في 1 يناير 2019 . تم الاسترجاع 20 سبتمبر 2013 .
  4. ^ Grisenthwaite, Richard (2011). "ARMv8-A Technology Preview" (PDF) . مؤرشف من الأصل (PDF) في 11 نوفمبر 2011. تم الاسترجاع في 31 أكتوبر 2011 .
  5. ^ "ARM تطلق سلسلة Cortex-A50، أكثر معالجات 64 بت كفاءة في استخدام الطاقة في العالم" (بيان صحفي). Arm Holdings . تم الاسترجاع في 31 أكتوبر 2012 .
  6. ^ "AppliedMicro تعرض أول نواة ARM v8 ذات 64 بت في العالم" (بيان صحفي). AppliedMicro. 28 أكتوبر 2011. تم الاسترجاع في 11 فبراير 2014 .
  7. ^ "معالج Exynos 5433 من سامسونج هو معالج A57/A53 ARM SoC". AnandTech . تم الاسترجاع في 17 سبتمبر 2014 .
  8. ^ "دليل مرجعي فني لمعالج ARM Cortex-A53 MPCore: امتداد التشفير". ARM . تم الاسترجاع في 11 سبتمبر 2016 .
  9. ^ ab "تأثير مستويات الاستثناءات المطبقة". تعرف على بنية نموذج الاستثناءات AArch64 . Arm.
  10. ^ "Cortex-A32". مطور Arm .
  11. ^ "Cortex-A34". مطور Arm .
  12. ^ "Cortex-A72". مطور Arm .
  13. ^ براش، ديفيد (2 ديسمبر 2014). "هندسة ARMv8-A وتطويرها المستمر" . تم الاسترجاع في 23 يناير 2015 .
  14. ^ "تجاهل البايت العلوي (TBI)". WikiChip .
  15. ^ براش، ديفيد (5 يناير 2016). "تطور بنية ARMv8-A" . تم الاسترجاع في 7 يونيو 2016 .
  16. ^ "امتداد المتجه القابل للتطوير sve لعمارة ARMv8". مجتمع Arm . 22 أغسطس 2016. تم الاسترجاع في 8 يوليو 2018 .
  17. ^ ab "GCC 8 Release Series – Changes, New Features, and Fixes – GNU Project – Free Software Foundation (FSF)". gcc.gnu.org . تم الاسترجاع في 9 يوليو 2018 .
  18. ^ "Fujitsu تكمل نموذج وحدة المعالجة المركزية للحاسوب العملاق Post-K، وتبدأ تجارب الوظائف – Fujitsu Global". www.fujitsu.com (بيان صحفي) . تم الاسترجاع في 8 يوليو 2018 .
  19. ^ "الكمبيوتر الياباني فوجاكو يحصل على لقب أسرع كمبيوتر فائق في العالم" (بيان صحفي). www.riken.jp. 23 يونيو 2020. تم الاسترجاع في 7 ديسمبر 2020 .
  20. ^ "ORNL Frontier First to Break the Exaflop Ceiling". Top500 . 30 مايو 2022 . تم الاسترجاع في 30 مايو 2022 .
  21. ^ "⚙ D71712 تنفيذ SVE/SVE2 المنبع (LLVM)". reviews.llvm.org .
  22. ^ ديفيد براش (26 أكتوبر 2016). "هندسة ARMv8-A – إضافات 2016".
  23. ^ . "[Ping~,AArch64] إضافة دعم سطر الأوامر لـ -march=armv8.3-a". تم تعريف ملحق مصادقة المؤشر ليكون ملحقًا إلزاميًا على ARMv8.3-A وليس اختياريًا
  24. ^ "كوالكوم تصدر ورقة بيضاء توضح تفاصيل مصادقة المؤشر على ARMv8.3". 10 يناير 2017.
  25. ^ ab "تعليمات النقطة العائمة A64: FJCVTZS". arm.com . تم الاسترجاع في 11 يوليو 2019 .
  26. ^ "GCC 7 Release Series – Changes, New Features, and Fixes". تم الآن دعم بنية ARMv8.3-A. ويمكن استخدامها من خلال تحديد الخيار -march=armv8.3-a. [..] يتم دعم الخيار -msign-return-address= لتمكين حماية عنوان الإرجاع باستخدام ملحقات مصادقة مؤشر ARMv8.3-A.
  27. ^ "مقدمة لإضافات 2017 لهندسة Arm". community.arm.com . 2 نوفمبر 2017 . تم الاسترجاع في 15 يونيو 2019 .
  28. ^ "استكشاف التعلم الآلي لمنتج النقطة". community.arm.com . 6 ديسمبر 2017 . تم الاسترجاع في 15 يونيو 2019 .
  29. ^ "ARM Preps ARMv8.4-A Support For GCC Compiler – Phoronix". www.phoronix.com . تم الاسترجاع في 14 يناير 2018 .
  30. ^ abcd "ملحقات وميزات ARMv8.x وARMv9.x". تعرف على البنية: فهم امتدادات ARMv8.x وARMv9.x .
  31. ^ "إعلان Arm Architecture ARMv8.5-A – مدونة المعالجات – المعالجات – مجتمع Arm". community.arm.com . تم الاسترجاع في 26 أبريل 2019 .
  32. ^ "دليل مرجعي لهندسة Arm ARMv8، لملف تعريف هندسة ARMv8-A". مطور ARM . تم الاسترجاع في 6 أغسطس 2019 .
  33. ^ "Arm MTE architecture: Enhancing memory safety". community.arm.com . 5 أغسطس 2019 . تم الاسترجاع في 27 يوليو 2021 .
  34. ^ "اعتماد ملحق وسم ذاكرة Arm في Android". مدونة Google Online Security . تم الاسترجاع في 6 أغسطس 2019 .
  35. ^ "حل Arm للاحتياجات المستقبلية للذكاء الاصطناعي والأمن والحوسبة المتخصصة هو الإصدار 9". Arm | الهندسة المعمارية للعالم الرقمي . تم الاسترجاع في 27 يوليو 2021 .
  36. ^ شور، ديفيد (30 مارس 2021). "Arm تطلق ARMv9". WikiChip Fuse . تم الاسترجاع في 27 يوليو 2021 .
  37. ^ Frumusanu, Andrei. "Arm Announces ARMv9 Architecture: SVE2, Security, and the Next Decade". www.anandtech.com . تم الاسترجاع في 27 يوليو 2021 .
  38. ^ abc "Arm releases SVE2 and TME for A-profile architecture – Processors blog – Processors – Arm Community". community.arm.com . 18 أبريل 2019 . تم الاسترجاع في 25 مايو 2019 .
  39. ^ ab "Arm SVE2 Support Aligning For GCC 10, LLVM Clang 9.0 – Phoronix". www.phoronix.com . تم الاسترجاع في 26 مايو 2019 .
  40. ^ "إطلاق العنان لقوة البيانات باستخدام Arm CCA". community.arm.com . 23 يونيو 2021 . تم الاسترجاع في 27 يوليو 2021 .
  41. ^ "Arm تقدم بنية الحوسبة السرية الخاصة بها". WikiChip Fuse . 23 يونيو 2021 . تم الاسترجاع في 27 يوليو 2021 .
  42. ^ "تحديث بنية ملف تعريف Arm A لعام 2019". community.arm.com . 25 سبتمبر 2019 . تم الاسترجاع في 26 سبتمبر 2019 .
  43. ^ "ملاحظات إصدار LLVM 11.0.0". releases.llvm.org . تم الاسترجاع في 11 مارس 2021 .
  44. ^ "BFloat16 extensions for ARMv8-A". community.arm.com . 29 أغسطس 2019 . تم الاسترجاع في 30 أغسطس 2019 .
  45. ^ Weidmann, Martin (21 سبتمبر 2020). "Arm A-Profile Architecture Developments 2020". community.arm.com . ARM . تم الاسترجاع في 28 سبتمبر 2022 .
  46. ^ "تمديد مصفوفة قابل للتطوير لعمارة ARMv9-A". community.arm.com . 14 يوليو 2021 . تم الاسترجاع في 27 يوليو 2021 .
  47. ^ Weidmann, Martin (8 سبتمبر 2021). "Arm A-Profile Architecture Developments 2021". community.arm.com . ARM . تم الاسترجاع في 28 سبتمبر 2022 .
  48. ^ "ما الجديد في LLVM 15؟ - مدونة الهندسة المعمارية والمعالجات - مدونات مجتمع Arm - مجتمع Arm". 27 فبراير 2023. تم الاسترجاع في 15 أبريل 2023 .
  49. ^ "تطورات معمارية Arm A-Profile 2022 - مدونة المعماريات والمعالجات - مدونات مجتمع Arm - مجتمع Arm". community.arm.com . 29 سبتمبر 2022 . تم الاسترجاع في 9 ديسمبر 2022 .
  50. ^ "تطورات معمارية Arm A-Profile 2023 - مدونة المعماريات والمعالجات - مدونات مجتمع Arm - مجتمع Arm". community.arm.com . 5 أكتوبر 2023 . تم الاسترجاع في 14 أكتوبر 2024 .
  51. ^ "تطورات معمارية Arm A-Profile 2024 - مدونة المعماريات والمعالجات - مدونات مجتمع Arm - مجتمع Arm". community.arm.com . 1 أكتوبر 2024 . تم الاسترجاع في 14 أكتوبر 2024 .
  52. ^ بواسطة Frumusanu, Andrei (3 سبتمبر 2020). "ARM تعلن عن Cortex-R82: أول معالج 64 بت في الوقت الفعلي". AnandTech .
  53. ^ "ملحق دليل مرجعي لهندسة Arm - Armv8، لملف تعريف هندسة Armv8-R AArch64". Arm Ltd.
  54. ^ "دليل مرجعي تقني لـCortex-R82".
  • مطور الذراع
تم الاسترجاع من "https://en.wikipedia.org/w/index.php?title=AArch64&oldid=1251335693"
Original text
Rate this translation
Your feedback will be used to help improve Google Translate