ذاكرة ECC

تحمي رموز تصحيح الأخطاء من تلف البيانات غير المكتشف، وتُستخدم في أجهزة الحاسوب التي يُعدّ فيها هذا التلف غير مقبول، مثل تطبيقات الحوسبة العلمية والمالية، أو في خوادم قواعد البيانات والملفات . كما يُمكن لرموز تصحيح الأخطاء أن تُقلل من عدد الأعطال في تطبيقات الخوادم متعددة المستخدمين وأنظمة التوافر الأقصى.

يمكن أن يتسبب التداخل الكهربائي أو المغناطيسي داخل نظام الحاسوب في انقلاب بت واحد من ذاكرة الوصول العشوائي الديناميكية ( DRAM ) تلقائيًا إلى الحالة المعاكسة. كان يُعتقد في البداية أن هذا يعود بشكل أساسي إلى جسيمات ألفا المنبعثة من الملوثات الموجودة في مواد تغليف الرقائق، لكن الأبحاث أظهرت أن غالبية الأخطاء العابرة في رقائق DRAM تحدث نتيجة للإشعاع الخلفي ، وخاصة النيوترونات المنبعثة من الأشعة الكونية الثانوية، والتي قد تُغير محتويات خلية ذاكرة واحدة أو أكثر أو تتداخل مع الدوائر المستخدمة للقراءة أو الكتابة إليها. ^{[ 2 ]} وبالتالي، تزداد معدلات الخطأ بسرعة مع ارتفاع الارتفاع؛ فعلى سبيل المثال، مقارنةً بمستوى سطح البحر، يكون معدل تدفق النيوترونات أعلى بمقدار 3.5 مرة عند ارتفاع 1.5  كيلومتر، وأعلى بمقدار 300 مرة عند ارتفاع 10-12  كيلومترًا (ارتفاع تحليق الطائرات التجارية). ^{[ 3 ]} ونتيجة لذلك، تتطلب الأنظمة العاملة على ارتفاعات عالية تدابير خاصة لضمان موثوقيتها.

على سبيل المثال، احتوت المركبة الفضائية كاسيني-هويجنز ، التي أُطلقت عام ١٩٩٧، على مسجلين متطابقين للرحلة، كل منهما مزود بذاكرة سعتها ٢.٥ جيجابت على شكل مصفوفات من رقائق ذاكرة الوصول العشوائي الديناميكية (DRAM) التجارية. وبفضل وظيفة EDAC المدمجة ، سجلت بيانات القياس عن بُعد الهندسية للمركبة عدد أخطاء البت الواحد (القابلة للتصحيح) وأخطاء البت المزدوج (غير القابلة للتصحيح) لكل كلمة. خلال أول سنتين ونصف من الرحلة، سجلت المركبة معدل خطأ بت واحد ثابتًا تقريبًا يبلغ حوالي ٢٨٠ خطأً يوميًا. مع ذلك، في  ٦ نوفمبر ١٩٩٧، خلال الشهر الأول في الفضاء، ازداد عدد الأخطاء بأكثر من أربعة أضعاف في ذلك اليوم. وقد عُزي ذلك إلى حدث جسيمات شمسية رصده القمر الصناعي GOES 9. ^{[ ٤ ]}

كان هناك بعض القلق من أنه مع ازدياد كثافة ذاكرة الوصول العشوائي الديناميكية (DRAM)، وبالتالي تصغير حجم المكونات على الرقائق، وانخفاض جهد التشغيل، ستتأثر رقائق DRAM بهذا الإشعاع بشكل متكرر، نظرًا لقدرة الجسيمات منخفضة الطاقة على تغيير حالة خلية الذاكرة. ^{[ 3 ]} من ناحية أخرى، تُشكل الخلايا الأصغر أهدافًا أصغر، وقد تجعل التقنيات الحديثة، مثل تقنية السيليكون على العازل (SOI) ، الخلايا الفردية أقل عرضة للإشعاع، وبالتالي تُعاكس هذا الاتجاه أو حتى تُعكسه. تُظهر دراسات حديثة ^{[ 5 ]} أن اضطرابات الأحداث الفردية الناتجة عن الإشعاع الكوني قد انخفضت بشكل كبير مع هندسة التصنيع، وأن المخاوف السابقة بشأن زيادة معدلات خطأ خلية البت لا أساس لها من الصحة.

أظهرت الدراسات المنشورة بين عامي 2007 و2009 معدلات خطأ متفاوتة على نطاق واسع، مع اختلاف يزيد عن سبعة مراتب من حيث الحجم، تتراوح من10⁻¹⁰ خطأ/(بت·ساعة)  ، أي ما يقارب خطأ بت واحد في الساعة لكل جيجابايت من الذاكرة، ^إلى10⁻¹⁷ خطأ/(بت·ساعة)  ، أي ما يقارب خطأ بت واحد لكل ألفية لكل جيجابايت من الذاكرة. ^{[ 5 ] [ 6 ] [ 7 ] عُرضت} دراسة واسعة النطاق، استنادًا إلى عدد كبير جدًا من خوادم جوجل ، في مؤتمر SIGMETRICS/Performance  '09. ^{[ 6 ]} كان معدل الخطأ الفعلي الذي تم التوصل إليه أعلى بعدة مراتب من الدراسات السابقة صغيرة النطاق أو المختبرية، حيث تراوح بين 25000 (2.5 × 10−11 خطأ/(بت·ساعة) ⁾  و70,000 (7.0 × 10⁻¹¹ خطأ/(بت·ساعة) ، أو خطأ بت واحد لكل جيجابايت من ذاكرة الوصول العشوائي لكل 1.8 ساعة، أي ما يعادل 7.0 × ^10⁻¹¹  خطأ لكل مليار ساعة تشغيل للجهاز لكل ميغابت. وقد تأثرت أكثر من 8% من وحدات ذاكرة DIMM بالأخطاء سنويًا.

تختلف عواقب أخطاء الذاكرة باختلاف النظام. ففي الأنظمة التي لا تحتوي على تصحيح الأخطاء (ECC)، قد يؤدي الخطأ إما إلى تعطل النظام أو إلى تلف البيانات؛ وفي مواقع الإنتاج واسعة النطاق، تُعد أخطاء الذاكرة من أكثر أسباب تعطل الأجهزة شيوعًا. ^{[ 6 ]} كما يمكن أن تُسبب أخطاء الذاكرة ثغرات أمنية. ^{[ 6 ]} وقد لا يكون لخطأ الذاكرة أي عواقب إذا غيّر بتًا واحدًا لا يُسبب خللًا ملحوظًا ولا يؤثر على البيانات المستخدمة في العمليات الحسابية أو المحفوظة. وأظهرت دراسة محاكاة أُجريت عام 2010 أنه بالنسبة لمتصفح الويب، لم تُسبب سوى نسبة ضئيلة من أخطاء الذاكرة تلفًا للبيانات، ومع ذلك، نظرًا لأن العديد من أخطاء الذاكرة متقطعة ومترابطة، فإن تأثيرات أخطاء الذاكرة كانت أكبر مما هو متوقع للأخطاء العابرة المستقلة. ^{[ 8 ]}

تُشير بعض الاختبارات إلى إمكانية تجاوز عزل خلايا ذاكرة DRAM من خلال آثار جانبية غير مقصودة ناتجة عن عمليات وصول مُصممة خصيصًا إلى الخلايا المجاورة. وبالتالي، يؤدي الوصول إلى البيانات المخزنة في DRAM إلى تسريب شحنات خلايا الذاكرة وتفاعلها كهربائيًا، نتيجةً لكثافة الخلايا العالية في الذاكرة الحديثة، مما يُغير محتوى صفوف الذاكرة المجاورة التي لم يتم الوصول إليها في عملية الوصول الأصلية. يُعرف هذا التأثير باسم " مطرقة الصف" ، وقد استُخدم أيضًا في بعض ثغرات أمن الحاسوب التي تسمح بتصعيد الامتيازات . ^{[ 9 ] [ 10 ]}

مثال على خطأ في بت واحد يتجاهله نظام لا يحتوي على آلية للتحقق من الأخطاء، أو يُوقف جهازًا مزودًا بخاصية التحقق من التكافؤ، أو يُصححه نظام تصحيح الأخطاء (ECC) بشكل غير مرئي: بت واحد عالق عند القيمة 1 بسبب شريحة معيبة، أو يتغير إلى 1 بسبب الإشعاع الخلفي أو الإشعاع الكوني؛ يتم تحميل جدول بيانات يخزن أرقامًا بتنسيق ASCII، ويُخزن الحرف "8" (القيمة العشرية 56 في ترميز ASCII) في البايت الذي يحتوي على البت العالق في أدنى موضع له؛ ثم يُجرى تغيير على جدول البيانات ويُحفظ. نتيجة لذلك، يتحول الرقم "8" (0011 100 0 ثنائيًا) إلى الرقم "9" (0011 100 1 ) دون أن يُلاحظ.

تم تطوير العديد من الأساليب للتعامل مع عمليات قلب البتات غير المرغوب فيها، بما في ذلك البرمجة الواعية بالمناعة، وذاكرة التكافؤ RAM ، وذاكرة ECC .

يمكن التخفيف من هذه المشكلة باستخدام وحدات ذاكرة الوصول العشوائي الديناميكية (DRAM) التي تتضمن بتات ذاكرة إضافية ووحدات تحكم ذاكرة تستغل هذه البتات. تُستخدم هذه البتات الإضافية لتسجيل التكافؤ أو لاستخدام رمز تصحيح الأخطاء (ECC). يسمح التكافؤ باكتشاف جميع أخطاء البت الواحد (في الواقع، أي عدد فردي من البتات الخاطئة)، ولكنه لا يسمح بتصحيحها، لذا يتعين على النظام إما الاستمرار (مع الإشارة إلى المشكلة فقط) أو التوقف. تسمح رموز تصحيح الأخطاء بتصحيح المزيد من الأخطاء؛ ويعتمد مقدار التصحيح على نوع الذاكرة المستخدمة.

قد توفر ذاكرة DRAM حماية معززة ضد الأخطاء العابرة بالاعتماد على رموز تصحيح الأخطاء. وتُعدّ هذه الذاكرة المصححة للأخطاء ، والمعروفة باسم ذاكرة ECC أو الذاكرة المحمية بتقنية EDAC ، مرغوبة بشكل خاص للتطبيقات التي تتطلب قدرة عالية على تحمل الأعطال، مثل الخوادم، وكذلك تطبيقات الفضاء السحيق نظرًا لارتفاع مستويات الإشعاع فيها .

تقوم بعض الأنظمة أيضًا " بتنظيف " الذاكرة، من خلال قراءة جميع العناوين بشكل دوري وكتابة الإصدارات المصححة إذا لزم الأمر لإزالة الأخطاء البرمجية المتراكمة.

في العديد من التطبيقات المبكرة لذاكرة تصحيح الأخطاء (ECC)، وكذلك تقنية ECC المدمجة في الشريحة، يتم إخفاء الأخطاء القابلة للتصحيح، حيث يتم التعامل معها كما لو أنها لم تحدث، ويتم الإبلاغ فقط عن الأخطاء غير القابلة للتصحيح. أما التطبيقات الحديثة، فتسجل كلاً من الأخطاء القابلة للتصحيح (CE) والأخطاء غير القابلة للتصحيح (UE). ويلجأ البعض إلى استبدال وحدات الذاكرة التي تُظهر معدلات خطأ عالية، وذلك للحد من احتمالية حدوث أخطاء غير قابلة للتصحيح. ^{[ 17 ]}

صُممت ذاكرة الخوادم القياسية لرمز هامينغ SECDED ( تصحيح خطأ واحد واكتشاف خطأين ) ، مما يسمح بتصحيح خطأ بت واحد واكتشاف خطأين بت لكل كلمة (وحدة نقل البيانات على الناقل ). منذ ظهور ذاكرة DDR SDRAM ، أصبح عرض الناقل القياسي (حجم الكلمة) 64 بت. ونتيجة لذلك، فإن الإعداد النموذجي بين DDR وDDR4 هو كلمة 72 بت، تتضمن 64 بت للبيانات و8 بتات للتحقق. أما ذاكرة DDR5 SDRAM ، فتقسم الناقل إلى قناتين فرعيتين مستقلتين نسبيًا، كل منهما 32 بت، لذا تستخدم ذاكرة ECC عرضًا إجماليًا قدره 80 بت، موزعة بين قناتين 40 بت (32 بت للبيانات، و8 بتات للتحقق). ^{[ 18 ]} كما تُستخدم تقنية ECC مع أحجام أصغر وأكبر.

يستخدم متحكم الذاكرة المزود بتقنية تصحيح الأخطاء (ECC) البتات الإضافية لتخزين رمز SECDED؛ وتقتصر مسؤولية الذاكرة على تخزين هذه البتات الإضافية. منذ أواخر التسعينيات، يتواصل متحكم الذاكرة أيضًا مع نظام الإدخال والإخراج الأساسي (BIOS) ويحتفظ بسجل للأخطاء المكتشفة والمصححة، وذلك جزئيًا للمساعدة في تحديد وحدات الذاكرة المعيبة قبل أن تتفاقم المشكلة. يدعم العديد من الأنظمة قراءة هذا السجل بفضل معيار SMBIOS ، المتوفر في أنظمة Linux و BSD و Windows ( Windows 2000 والإصدارات الأحدث). ^{[ 19 ]}

يعتمد اكتشاف الأخطاء وتصحيحها على توقع أنواع الأخطاء التي قد تحدث. ويُفترض ضمنيًا أن فشل كل بت في كلمة الذاكرة مستقل، مما يجعل احتمال حدوث خطأين متزامنين ضئيلاً. كان هذا هو الحال عندما كانت رقائق الذاكرة بعرض بت واحد، وهو ما كان شائعًا في النصف الأول من ثمانينيات القرن الماضي؛ أما التطورات اللاحقة فقد نقلت العديد من البتات إلى نفس الرقاقة.

تُعالج هذه الثغرة بتقنيات متنوعة، منها تقنية Chipkill من IBM ، وتقنية Extended ECC من Sun Microsystems ، وتقنية Chipspare من Hewlett-Packard ، وتقنية Single Device Data Correction (SDDC) من Intel ، حيث تضمن جميعها أن يؤثر عطل شريحة ذاكرة واحدة على بت واحد فقط لكل كلمة ECC. ويتحقق ذلك بتوزيع بتات كلمات ECC على الشرائح، وهو شكل من أشكال التداخل . ولضمان حصول كل شريحة على بت واحد فقط لكل كلمة، قد يكون من الضروري تطبيق التداخل على وحدات ذاكرة متعددة (شرائح).

يُعدّ التداخل عمومًا أسلوبًا مفيدًا للحماية من أعطال البتات المتعددة المترابطة. فعلى سبيل المثال، قد يُؤثر شعاع كوني على بتات متجاورة فيزيائيًا عبر كلمات متعددة، وذلك بربط البتات المتجاورة بكلمات مختلفة. وطالما أن اضطراب الحدث الفردي (SEU) لا يتجاوز عتبة الخطأ (مثل خطأ واحد) في أي كلمة معينة بين عمليات الوصول، فإنه يُمكن تصحيحه (مثلًا، بواسطة رمز تصحيح خطأ بت واحد)، وبالتالي يُمكن الحفاظ على نظام ذاكرة خالٍ من الأخطاء فعليًا. ^{[ 20 ]}

تتضمن بعض رقاقات ذاكرة الوصول العشوائي الديناميكية (DRAM) دوائر تصحيح أخطاء داخلية "مدمجة" أو "على الشريحة"، مما يسمح للأنظمة ذات وحدات تحكم الذاكرة غير المصححة للأخطاء (non-ECC) بالاستفادة من معظم مزايا ذاكرة ECC. ^{[ 21 ] [ 22 ]} في بعض الأنظمة، يمكن تحقيق تأثير مماثل باستخدام وحدات ذاكرة EOS .

كما ذُكر سابقًا، يُعدّ تصحيح الأخطاء المدمج في شريحة الذاكرة إلزاميًا في ذاكرة DDR5 وLPDDR6. مع ذلك، فإنّ عدم وجود تقارير عنه يعني أنّه لا يُعرف سوى القليل جدًا عن الحالة الحقيقية لشريحة الذاكرة حتى تتجاوز الأخطاء قدرة الخوارزمية المدمجة على تصحيحها؛ إذ لا تُقدّم أي معلومات حول هامش الخطأ المتاح. وقد طُوّرت خوارزميات متطورة لاستنتاج وجود أخطاء مُصحّحة بناءً على الأخطاء غير المُصحّحة. ^{[ 15 ]}

تستخدم العديد من أنظمة ذاكرة ECC دائرة EDAC خارجية بين وحدة المعالجة المركزية والذاكرة. وتستخدم بعض الأنظمة المزودة بذاكرة ECC نظامي EDAC داخلي وخارجي؛ ويجب تصميم نظام EDAC الخارجي لتصحيح بعض الأخطاء التي يعجز النظام الداخلي عن تصحيحها. ^{[ 21 ]} تدمج وحدات المعالجة المركزية الحديثة لأجهزة سطح المكتب والخوادم دائرة EDAC ضمنها، ^{[ 23 ]} حتى قبل التحول نحو وحدات التحكم بالذاكرة المدمجة في وحدة المعالجة المركزية، والمرتبطة ببنية NUMA . ويتيح دمج وحدة المعالجة المركزية نظام EDAC يعمل دون أي تأثير سلبي على الأداء أثناء التشغيل الخالي من الأخطاء.

اعتبارًا من عام 2009، كانت أكثر رموز تصحيح الأخطاء شيوعًا تستخدم رموز هامينغ أو هسياو التي توفر تصحيحًا للأخطاء أحادية البت وكشفًا للأخطاء ثنائية البت (SEC-DED). وقد اقتُرحت رموز أخرى لتصحيح الأخطاء لحماية الذاكرة ، مثل رموز تصحيح الأخطاء ثنائية البت وكشف الأخطاء ثلاثية البت (DEC-TED)، ورموز تصحيح الأخطاء أحادية النصف بايت وكشف الأخطاء ثنائية النصف بايت (SNC-DND)، ورموز تصحيح الأخطاء ريد-سولومون ، وغيرها. ومع ذلك، عمليًا، يُنفَّذ تصحيح الأخطاء متعددة البتات عادةً عن طريق دمج عدة رموز SEC-DED. ^{[ 24 ] [ 25 ]} 

سعت الأبحاث المبكرة إلى تقليل مساحة دوائر تصحيح الأخطاء (ECC) وتأخيرها. وقد أثبت هامينغ لأول مرة إمكانية استخدام رموز SEC-DED باستخدام مصفوفة فحص محددة. ثم بيّن هسياو أن مصفوفة بديلة ذات أعمدة ذات أوزان فردية توفر إمكانية استخدام رموز SEC-DED بمساحة أقل وتأخير أقصر من رموز هامينغ SEC-DED التقليدية. ^{[ 26 ]} كما تسعى الأبحاث الحديثة إلى تقليل استهلاك الطاقة بالإضافة إلى تقليل المساحة والتأخير. ^{[ 27 ] [ 28 ]}

قال سيمور كراي قولته الشهيرة " التكافؤ للمزارعين " عندما سُئل عن سبب استبعاده لهذه الميزة من جهاز CDC 6600. ^{[ 33 ]} لاحقًا، أضاف التكافؤ إلى جهاز CDC 7600 ، مما دفع بعض الخبراء إلى التعليق قائلين: "يبدو أن الكثير من المزارعين يشترون أجهزة الكمبيوتر". استخدم جهاز IBM PC الأصلي وجميع أجهزة الكمبيوتر الشخصية حتى أوائل التسعينيات فحص التكافؤ. ^{[ 34 ]} أما الأجهزة اللاحقة فلم تستخدمه في الغالب.

تتمتع معظم مسارات البيانات في أجهزة الكمبيوتر الشخصية في العقد الثاني من القرن الحادي والعشرين، بما في ذلك PCIe وSATA والوصلات بين الشرائح ووحدات التخزين على القرص، بنوع من أنواع حماية تصحيح الأخطاء (ECC). ويُعدّ غياب هذه الحماية في الذاكرة الرئيسية أمرًا غير معتاد، لا سيما بالنظر إلى حجمها الكبير واحتمالية تلفها العالية. وقد نشر لينوس تورفالدز مقالًا مطولًا في أحد المنتديات عام 2021 ينتقد فيه قرار إنتل بالتخلي عن دعم تصحيح الأخطاء في منصات سطح المكتب، في حين أن منصات AMD الحديثة لسطح المكتب كانت تستخدم (ولكن ليس بالضرورة تفعيل ميزة تصحيح الأخطاء) وحدات DIMM المسجلة التي تدعم هذه الميزة. ^{[ 35 ]}