ذاكرة ذات نطاق ترددي عالٍ

ترتبط ذاكرة الوصول العشوائي الديناميكية HBM DRAM ارتباطًا وثيقًا بشريحة المعالج المضيف عبر واجهة موزعة. تُقسّم هذه الواجهة إلى قنوات مستقلة تمامًا، وليست بالضرورة متزامنة. تستخدم ذاكرة HBM DRAM بنية واجهة عريضة لتحقيق سرعة عالية واستهلاك منخفض للطاقة. استخدمت ذاكرة HBM1 DRAM ساعة تفاضلية بتردد  500 ميجاهرتز CK_t / CK_c (حيث يشير اللاحق "_t" إلى المكون "الحقيقي" أو "الموجب" للزوج التفاضلي، بينما يشير "_c" إلى المكون "المكمل"). تُسجّل الأوامر عند الحواف الصاعدة لكل من CK_t وCK_c. حافظت كل واجهة قناة على ناقل بيانات 128 بت يعمل بمعدل نقل البيانات المزدوج (DDR). دعمت ذاكرة HBM1 معدلات نقل بيانات تصل إلى 1 جيجابت/ثانية لكل طرف (نقل بت واحد)، مما ينتج عنه عرض نطاق ترددي إجمالي للحزمة يبلغ 128 جيجابايت/ثانية. ^{[ 21 ]}     

حدد الجيل الثاني من ذاكرة النطاق الترددي العالي، HBM2، ما يصل إلى ثماني رقاقات لكل حزمة، وضاعف معدلات نقل البيانات عبر الدبابيس لتصل إلى 2 جيجابت/ثانية . مع الحفاظ على عرض نطاق وصول يبلغ 1024 بت ، تمكنت HBM2 من الوصول إلى عرض نطاق ترددي للذاكرة يبلغ 256 جيجابايت/ثانية لكل حزمة. سمحت مواصفات HBM2 بسعة تصل إلى 8 جيجابايت لكل حزمة. كان من المتوقع أن تكون HBM2 مفيدة بشكل خاص للتطبيقات الاستهلاكية الحساسة للأداء، مثل الواقع الافتراضي . ^{[ 22 ]}   

في 19 يناير 2016، أعلنت سامسونج عن بدء الإنتاج الضخم المبكر لذاكرة HBM2، بسعة تصل إلى 8  جيجابايت لكل وحدة. ^{[ 23 ] [ 24 ]} كما أعلنت شركة SK  Hynix عن توفر  وحدات بسعة 4 جيجابايت في أغسطس 2016. ^{[ 25 ]}

• 
  شريحة ذاكرة الوصول العشوائي الديناميكية HBM2
• 
  شريحة التحكم HBM2
• 
  شريحة HBM2 الوسيطة لوحدة معالجة الرسومات Radeon RX Vega 64 ، مع إزالة رقائق HBM؛ لا تزال وحدة معالجة الرسومات في مكانها.

في أواخر عام 2020، كشفت شركة مايكرون عن تحديث معيار HBM2E، وكشفت بالتزامن مع ذلك عن المعيار التالي آنذاك المعروف باسم HBMnext (والذي أعيدت تسميته لاحقًا إلى HBM3). كان من المفترض أن يمثل هذا المعيار نقلة نوعية كبيرة مقارنةً بمعيار HBM2، وأن يحل محل معيار HBM2E. وكان من المقرر طرح ذاكرة الوصول العشوائي للفيديو (VRAM) الجديدة هذه في الأسواق خلال الربع الأخير من عام 2022. ومن المرجح أن يُدخل هذا المعيار بنية جديدة، كما يوحي الاسم.

رغم احتمال إجراء تعديلات جذرية على بنية الذاكرة، أشارت التسريبات إلى أداء مماثل لمعيار HBM2E المُحدَّث. ومن المرجح أن تُستخدم هذه الذاكرة بشكل أساسي في وحدات معالجة الرسومات (GPUs) الخاصة بمراكز البيانات . ^{[ 32 ] [ 33 ] [ 34 ] [ 35 ]}

في منتصف عام 2021، كشفت شركة إس كيه هاينكس عن بعض مواصفات معيار HBM3،  بسرعات إدخال/إخراج تبلغ 5.2 جيجابت/ثانية وعرض نطاق ترددي يصل إلى 665  جيجابايت/ثانية لكل حزمة، بالإضافة إلى حلول ثنائية وثلاثية الأبعاد تصل إلى 16 وحدة. ^{[ 36 ] [ 37 ]}

في 20 أكتوبر 2021، وقبل اعتماد معيار JEDEC لذاكرة HBM3، كانت شركة SK Hynix أول مُصنِّع ذاكرة يُعلن عن إتمام تطوير أجهزة ذاكرة HBM3. ووفقًا للشركة، كانت الذاكرة ستعمل بسرعة تصل إلى 6.4  جيجابت/ثانية لكل دبوس، أي ضعف معدل نقل البيانات لذاكرة HBM2E القياسية من JEDEC، والتي كانت سرعتها القصوى 3.2  جيجابت/ثانية لكل دبوس، أو أسرع بنسبة 78% من ذاكرة HBM2E الخاصة بشركة SK Hynix والتي تبلغ سرعتها 3.6  جيجابت/ثانية لكل دبوس. تدعم هذه الأجهزة معدل نقل بيانات يصل إلى 6.4  جيجابت/ثانية، وبالتالي فإن حزمة HBM3 واحدة قد توفر نطاقًا تردديًا يصل إلى 819  جيجابايت/ثانية. بقي عرض ناقل البيانات الأساسي لذاكرة HBM3 دون تغيير، حيث يبلغ عرض حزمة الذاكرة الواحدة 1024 بت. ستوفر شركة SK Hynix هذه الذاكرة بسعتين: 16  جيجابايت و24  جيجابايت، بما يتوافق مع رصات 8-Hi و12-Hi على التوالي. تتكون الرصات من 8 أو 12 وحدة  ذاكرة DRAM سعة 16 جيجابت، بسماكة 30 ميكرومتر لكل منها، وموصولة ببعضها باستخدام وصلات السيليكون الرأسية (TSVs). ^{[ 38 ] [ 39 ] [ 40 ]}

بحسب رايان سميث من موقع AnandTech ، فإن ذاكرة HBM3 من الجيل الأول من SK Hynix تتمتع بنفس كثافة ذاكرة HBM2E من أحدث جيل، ما يعني أن مُصنّعي الأجهزة الذين يسعون لزيادة سعات الذاكرة الإجمالية لأجهزتهم من الجيل التالي سيحتاجون إلى استخدام ذاكرة ذات 12 شريحة/طبقة، بدلاً من 8 طبقات كما كان شائعًا حتى ذلك الحين. ^{[ 38 ]} ووفقًا لأنطون شيلوف من موقع Tom's Hardware ، فإن وحدات معالجة الرسومات (GPUs) أو مصفوفات البوابات المنطقية القابلة للبرمجة (FPGAs) عالية الأداء تستخدم عادةً أربع أو ست طبقات من ذاكرة HBM، لذا فإن استخدام ذاكرة HBM3 بسعة 24 جيجابايت من SK Hynix  سيوفر عرض نطاق ترددي للذاكرة يبلغ 3.2  تيرابايت/ثانية أو 4.9  تيرابايت/ثانية. كما أشار إلى أن رقائق HBM3 من SK Hynix مربعة الشكل، وليست مستطيلة مثل رقائق HBM2 وHBM2E. ^{[ 39 ]} وفقًا لكريس ميلور من صحيفة ذا ريجستر ، فإن عدم قيام JEDEC بتطوير معيار HBM3 الخاص بها حتى الآن، ربما كان يعني أن شركة SK Hynix كانت ستحتاج إلى تحديث تصميمها ليتوافق مع تصميم مستقبلي أسرع. ^{[ 40 ]}

أعلنت JEDEC رسميًا عن معيار HBM3 في 27 يناير 2022. ^{[ 8 ]} تضاعف عدد قنوات الذاكرة من 8 قنوات بسعة 128 بت في HBM2e إلى 16 قناة بسعة 64 بت في HBM3. وبالتالي، ظل إجمالي عدد منافذ البيانات في الواجهة 1024. ^{[ 41 ]}

في يونيو 2022، أعلنت شركة إس كيه هاينكس أنها بدأت الإنتاج الضخم لأول ذاكرة HBM3 في الصناعة لاستخدامها مع وحدة معالجة الرسومات H100 من إنفيديا، والمتوقع شحنها في الربع الثالث من عام 2022. وستوفر هذه الذاكرة لوحدة H100  نطاق ترددي للذاكرة يصل إلى 819 جيجابايت/ثانية. ^{[ 42 ]}

في أغسطس 2022، أعلنت شركة Nvidia أن وحدة معالجة الرسومات "Hopper" H100 ستأتي مزودة بخمسة مواقع HBM3 نشطة (من أصل ستة مواقع مدمجة) توفر 80  جيجابايت من ذاكرة الوصول العشوائي و3  تيرابايت/ثانية من عرض نطاق الذاكرة (16  جيجابايت و600  جيجابايت/ثانية لكل موقع). ^{[ 43 ]}

في فبراير 2021، أعلنت سامسونج عن تطوير ذاكرة HBM بتقنية المعالجة داخل الذاكرة (PIM). تُتيح هذه الذاكرة الجديدة إمكانيات الحوسبة الذكية داخلها، مما يُعزز معالجة البيانات على نطاق واسع. يتم وضع مُحرك ذكاء اصطناعي مُحسّن لذاكرة الوصول العشوائي الديناميكية (DRAM) داخل كل وحدة ذاكرة لتمكين المعالجة المتوازية وتقليل نقل البيانات. وتزعم سامسونج أن هذا سيُضاعف أداء النظام ويُقلل استهلاك الطاقة بأكثر من 70%، دون الحاجة إلى أي تغييرات في مكونات النظام الأخرى، سواءً على مستوى الأجهزة أو البرامج. ^{[ 54 ]}

في يوليو 2024، أعلنت JEDEC عن مواصفاتها الأولية لتقنية HBM4. ^{[ 55 ]} خفضت معدل نقل البيانات لكل طرف توصيل إلى 6.4  جيجابت/ثانية/طرف (مستوى HBM3)، ولكن نظرًا لاستخدامها الآن واجهة 2048 بت لكل طبقة (ضعف الأجيال السابقة)، فإنها لا تزال تحقق معدل نقل بيانات أعلى (1.6 تيرابايت/ثانية) ^{[ 56 ]} لكل طبقة مقارنةً بـ HBM3E. كما أنها ستتيح طبقات بسعة 4 جيجابايت (مما ينتج عنه 64 جيجابايت في تكوينات 16 طبقة).

في أبريل 2025، أصدرت JEDEC المواصفات الرسمية لتقنية HBM4. ^{[ 9 ]} تدعم هذه التقنية سرعات نقل بيانات تصل إلى 8 جيجابت/ثانية عبر واجهة 2048 بت، مع عرض نطاق ترددي إجمالي يصل إلى 2 تيرابايت/ثانية، وارتفاع مكدس يتراوح بين 4 و16، وكثافة رقائق ذاكرة الوصول العشوائي الديناميكية (DRAM) تبلغ 24 أو 32 جيجابت، مما يسمح بسعات تصل إلى 64 جيجابايت. تتوافق تقنية HBM4 مع وحدات تحكم HBM3. ساهمت شركات سامسونج ومايكرون وإس كيه هاينكس في وضع هذا المعيار. ^{[ 10 ]}

تم تسويق ذاكرة الرقائق المكدسة في البداية في صناعة ذاكرة الفلاش . قدمت شركة توشيبا شريحة ذاكرة فلاش NAND بثمانية رقائق مكدسة في أبريل 2007، ^{[ 57 ]} تلتها شركة هاينكس سيميكوندكتور بتقديم شريحة ذاكرة فلاش NAND بـ 24 رقاقة مكدسة في سبتمبر 2007. ^{[ 58 ]}

قامت شركة Elpida Memory بتسويق ذاكرة الوصول العشوائي ثلاثية الأبعاد (RAM) باستخدام تقنية التوصيل عبر السيليكون (TSV) ، حيث طورت أول شريحة DRAM بسعة 8 جيجابايت (مكدسة بأربع رقائق DDR3 SDRAM ) في سبتمبر 2009، وأصدرتها في يونيو 2011. وفي عام 2011، طرحت شركة SK Hynix ذاكرة DDR3 بسعة 16 جيجابايت (فئة 40 نانومتر ) باستخدام تقنية TSV، ^{[ 3 ]} كما طرحت شركة Samsung Electronics ذاكرة DDR3 ثلاثية الأبعاد بسعة 32 جيجابايت ( فئة 30 نانومتر ) تعتمد على تقنية TSV في سبتمبر، ثم أعلنت شركتا Samsung و Micron Technology عن تقنية مكعب الذاكرة الهجين (HMC) القائمة على تقنية TSV في أكتوبر. ^{[ 59 ]}     

أصدرت JEDEC معيار JESD229 لذاكرة الإدخال/الإخراج العريضة ^{[ 60 ]،} وهو المعيار السابق لذاكرة HBM الذي يتميز بأربع قنوات 128 بت مع معدل بيانات واحد، في ديسمبر 2011 بعد عدة سنوات من العمل. تبعه معيار JESD235 الأول لذاكرة HBM في أكتوبر 2013.

بدأ تطوير ذاكرة النطاق الترددي العالي (HBM) في شركة AMD عام 2008 لحل مشكلة استهلاك الطاقة المتزايد باستمرار وحجم ذاكرة الحاسوب. وعلى مدى السنوات التالية، طورت AMD إجراءات لحل مشاكل تكديس الرقائق مع فريق بقيادة برايان بلاك، كبير الباحثين في AMD. ^{[ 61 ]} ولمساعدة AMD على تحقيق رؤيتها لتقنية HBM، استعانت بشركاء من صناعة الذاكرة، ولا سيما شركة SK Hynix الكورية ، ^{[ 61 ]} التي تمتلك خبرة سابقة في الذاكرة ثلاثية الأبعاد المكدسة، ^{[ 3 ] [ 58 ]} بالإضافة إلى شركاء من صناعة الوصلات البينية (شركة UMC التايوانية ) وصناعة التغليف (شركتا Amkor Technology و ASE ). ^{[ 61 ]}

اكتمل تطوير تقنية HBM في عام 2013، عندما قامت شركة SK Hynix بتصنيع أول شريحة ذاكرة HBM. ^{[ 3 ]} واعتمدت JEDEC تقنية HBM كمعيار صناعي JESD235 في أكتوبر 2013، بناءً على اقتراح من AMD وSK  Hynix في عام 2010. ^{[ 6 ]} وبدأ الإنتاج بكميات كبيرة في مصنع Hynix في إيتشون ، كوريا الجنوبية، في عام 2015.

كانت أول وحدة معالجة رسومية تستخدم ذاكرة HBM هي AMD Fiji التي تم إصدارها في يونيو 2015 والتي تشغل AMD Radeon R9 Fury  X. ^{[ 4 ] [ 62 ] [ 63 ]}

في يناير 2016، بدأت شركة سامسونج للإلكترونيات الإنتاج الكمي المبكر لذاكرة HBM2. ^{[ 23 ] [ 24 ]} وفي الشهر نفسه، اعتمدت JEDEC ذاكرة HBM2 كمعيار JESD235a. ^{[ 7 ]} أول شريحة معالجة رسومية (GPU) تستخدم ذاكرة HBM2 هي Nvidia Tesla P100، والتي أُعلن عنها رسميًا في أبريل 2016. ^{[ 64 ] [ 65 ]}

في يونيو 2016، أطلقت إنتل عائلة معالجات Xeon Phi مزودة بثماني طبقات من ذاكرة HCDRAM، وهي نسخة مايكرون من ذاكرة HBM. وفي مؤتمر Hot Chips في أغسطس 2016، أعلنت كل من سامسونج وهينكس عن جيل جديد من تقنيات ذاكرة HBM. ^{[ 66 ] [ 67 ]} وأعلنت الشركتان عن منتجات عالية الأداء يُتوقع أن تتميز بكثافة أعلى، وعرض نطاق ترددي أكبر، واستهلاك أقل للطاقة. كما أعلنت سامسونج عن نسخة منخفضة التكلفة من ذاكرة HBM قيد التطوير تستهدف الأسواق الجماهيرية. ويؤدي إزالة شريحة التخزين المؤقت وتقليل عدد الوصلات الرأسية عبر السيليكون (TSVs) إلى خفض التكلفة، وإن كان ذلك على حساب انخفاض عرض النطاق الترددي الإجمالي (200  جيجابايت/ثانية).

كانت أجهزة Nvidia P100 و H100 أول المنتجات التي تستخدم ذاكرة HBM2 و HBM3 على التوالي؛ ^{[ 68 ]} جهاز AMD MI430X هو أول جهاز يستخدم HBM4.