P6 (البنية الدقيقة)

تُعدّ بنية P6 الدقيقة الجيل السادس من بنية Intel x86 الدقيقة ، وقد طُبّقت لأول مرة في معالج Pentium Pro عام 1995. وخلفها جزئيًا بنية NetBurst الدقيقة التي استُخدمت في معالج Pentium 4 عام 2000، مع استمرار استخدامها في المعالجات الجديدة حتى منتصف العقد الأول من الألفية الثانية. أما بنية Core الدقيقة ، وهي تطوير لنسخة Enhanced Pentium M من P6 مع دعم 64 بت ، وبت XD ، وتقنية SSE3 ، فقد خلفت لاحقًا كلاً من P6 وNetBurst.

تم استخدام معالج P6 ضمن منتجات Intel الرئيسية من Pentium Pro إلى Pentium III، وكان معروفًا على نطاق واسع باستهلاكه المنخفض للطاقة، وأدائه الممتاز في معالجة الأعداد الصحيحة، وعدد التعليمات العالية نسبيًا لكل دورة (IPC).

كانت نواة P6 هي الجيل السادس من معالجات إنتل الدقيقة في سلسلة x86. وكان أول تطبيق لنواة P6 هو معالج Pentium Pro في عام 1995، وهو الخليفة المباشر لتصميم Pentium الأصلي (P5).

تقوم معالجات P6 بترجمة تعليمات IA-32 ديناميكيًا إلى تسلسلات من العمليات الدقيقة المخزنة مؤقتًا، على غرار معالجات RISC ، ثم تحلل هذه العمليات الدقيقة وتعيد ترتيبها لاكتشاف العمليات القابلة للتوازي التي يمكن إصدارها لأكثر من وحدة تنفيذ في آن واحد. ^{[ 2 ]} كان معالج Pentium Pro أول معالج دقيق x86 صممته شركة Intel لاستخدام هذه التقنية، على الرغم من أن معالج NexGen Nx586 ، الذي طُرح في عام 1994، قد استخدمها في وقت سابق.

تشمل الميزات الأخرى التي تم تطبيقها لأول مرة في بيئة x86 في نواة P6 ما يلي:

• التنفيذ التخميني والتنفيذ خارج الترتيب (الذي تسميه إنتل "التنفيذ الديناميكي")، والذي تطلب وحدات إخراج جديدة في نواة التنفيذ. وقد قلل هذا من حالات توقف خط الأنابيب ، وساهم جزئيًا في زيادة سرعة معالج بنتيوم برو والأجيال اللاحقة من وحدات المعالجة المركزية.
• إن تقنية Superpipelining، التي زادت من خط أنابيب Pentium ذي 5 مراحل إلى 14 مرحلة في Pentium Pro والنموذج المبكر من Pentium III (Coppermine)، وتحولت في النهاية إلى خط أنابيب أقل من 10 مراحل في Pentium M للسوق المدمجة والمحمولة بسبب عدم كفاءة الطاقة ومشاكل الجهد العالي التي تمت مواجهتها في الإصدار السابق، ثم مرة أخرى تم تمديد خط الأنابيب من 10 إلى 12 مرحلة إلى Core 2 بسبب مواجهة صعوبة في زيادة سرعة الساعة مع تحسين عملية التصنيع، يمكن أن تلغي بطريقة ما بعض التأثير السلبي لاستهلاك الطاقة العالي على تصميم خط الأنابيب الأعمق.
• ناقل أمامي يستخدم نسخة معدلة من منطق جهاز الإرسال والاستقبال من نوع غانينغ لتمكين أربعة معالجات منفصلة من مشاركة موارد النظام. ^{[ 3 ]}
• امتداد العنوان الفعلي (PAE) وناقل عناوين أوسع 36 بت لدعم 64 جيجابايت من الذاكرة الفعلية. ^{[ 4 ]}
• إعادة تسمية السجلات ، مما مكن من تنفيذ أكثر كفاءة للعديد من التعليمات في خط الأنابيب.
• تعليمات CMOV ، والتي تستخدم بكثرة في تحسين المترجم .
• Other new instructions: FCMOV, FCOMI/FCOMIP/FUCOMI/FUCOMIP, RDPMC, UD2.
• New instructions in Pentium II Deschutes core: FXSAVE, FXRSTOR.
• تعليمات جديدة في معالج بنتيوم 3: امتدادات SIMD المتدفقة .

مع إطلاق معالجي بنتيوم 4-M وموبايل بنتيوم 4، سرعان ما اتضح أن معالجات NetBurst الجديدة للأجهزة المحمولة لم تكن مثالية للحوسبة المتنقلة. ببساطة، لم تكن معالجات NetBurst بنفس كفاءة معالجات P6 السابقة من حيث استهلاك الطاقة أو عدد دورات الساعة. كانت معالجات موبايل بنتيوم 4 تعمل بدرجة حرارة أعلى بكثير من معالجات بنتيوم III-M دون أي تحسن ملحوظ في الأداء. لم يؤثر انخفاض كفاءتها على تعقيد نظام التبريد فحسب، بل أثر أيضًا على عمر البطارية ، وهو عامل بالغ الأهمية. لذا، أعادت إنتل تصميم معالج جديد كليًا ليناسب هذا القطاع السوقي على النحو الأمثل. وكانت النتيجة تصميمًا مُحدثًا لمعالج P6 يُسمى بنتيوم M.

نظرة عامة على التصميم ^{[ 5 ]}

• ناقل أمامي رباعي الضخ . مع نواة بانياس الأولية، اعتمدت إنتل ناقل أمامي بسرعة 400 ميجا نقلة/ثانية ، والذي استُخدم لأول مرة في بنتيوم 4. انتقلت نواة دوثان إلى ناقل أمامي بسرعة 533 ميجا نقلة/ثانية، بعد تطور بنتيوم 4.  
• ذاكرة تخزين مؤقتة أكبر من المستوى الأول والثاني (L1/L2) . زادت سعة ذاكرة التخزين المؤقتة من المستوى الأول (L1) من 32 كيلوبايت في الطراز السابق إلى 64 كيلوبايت في جميع الطرازات. في البداية، كانت سعة ذاكرة التخزين المؤقتة من المستوى الثاني (L2) 1 ميجابايت في معالج Banias، ثم 2 ميجابايت في معالج Dothan. يتم تفعيل ذاكرة التخزين المؤقتة ديناميكيًا بواسطة مُحدد الربع من حالات السكون.
• دعم امتدادات SIMD للبث المباشر SSE2 .
• خط أنابيب تعليمات محسّن مكون من 10 أو 12 مرحلة يسمح بسرعات ساعة أعلى مع الحفاظ على مزايا الكفاءة المرتبطة بخط أنابيب أقصر.
• إدارة مخصصة لمكدس السجلات.
• مُتنبئ فروع مُحسّن. إضافة التاريخ العالمي، والتنبؤ غير المباشر، والتنبؤ بالحلقات إلى جدول التنبؤ بالفروع. إزالة التنبؤ المحلي.
• دمج العمليات الدقيقة لبعض التعليمات الفرعية. يسمح هذا لبعض تعليمات x86 بأن ينتج عنها عدد أقل من العمليات الدقيقة، مما يسمح بتنفيذ التعليمات الفردية بشكل أسرع ويمكن أن يزيد من عدد التعليمات التي يتم تنفيذها في وقت واحد.

كان معالج بنتيوم إم (Pentium M) الأكثر كفاءة في استهلاك الطاقة بين معالجات x86 لأجهزة الكمبيوتر المحمولة لعدة سنوات، حيث كان يستهلك 27 واط كحد أقصى عند أقصى حمل، و4-5 واط في وضع الخمول. وقد سمحت التحسينات في كفاءة المعالجة الناتجة عن تحديثه بمنافسة معالج موبايل بنتيوم 4 (Mobile Pentium 4) الذي كان يعمل بتردد  أعلى بأكثر من 1 جيجاهرتز (وهو أسرع معالج موبايل بنتيوم 4 مقارنةً بأسرع معالج بنتيوم إم)، والمجهز بذاكرة أكبر بكثير وعرض نطاق ترددي أوسع للناقل. ^{[ 5 ]}

تدعم معالجات عائلة بنتيوم إم الأولى ("بانياس") تقنية PAE داخليًا، لكنها لا تُظهر علامة دعم PAE في معلومات CPUID الخاصة بها؛ مما يتسبب في رفض بعض أنظمة التشغيل (وخاصةً توزيعات لينكس) الإقلاع على هذه المعالجات، نظرًا لأن دعم PAE مطلوب في نواة هذه الأنظمة. ^{[ 6 ]} كما يرفض نظام التشغيل ويندوز 8 والإصدارات الأحدث الإقلاع على هذه المعالجات للسبب نفسه، إذ يتطلب دعم PAE تحديدًا ليعمل بشكل صحيح. ^{[ 7 ]}

أُطلق معالج Yonah في يناير 2006 تحت العلامة التجارية Core . وبيعت نسخ محمولة أحادية وثنائية النواة تحت العلامات التجارية Core Solo وCore Duo و Pentium Dual-Core ، كما صدرت نسخة للخوادم باسم Xeon LV . وقدّمت هذه المعالجات حلولاً جزئية لبعض أوجه القصور في معالج Pentium M من خلال إضافة ما يلي:

• دعم SSE3
• تقنية أحادية وثنائية النواة مع ذاكرة تخزين مؤقتة مشتركة من المستوى الثاني بسعة 2 ميجابايت (إعادة هيكلة تنظيم المعالج)
• زيادة سرعة جهاز الأمن الفيدرالي، حيث يعمل جهاز الأمن الفيدرالي بسرعة 533  ميجاهرتز/ثانية أو 667  ميجاهرتز/ثانية.
• خط أنابيب تعليمات مكون من 12 مرحلة.

وقد نتج عن ذلك بنية دقيقة مؤقتة لوحدات المعالجة المركزية ذات الجهد المنخفض فقط، في منتصف الطريق بين P6 والبنية الدقيقة التالية لـ Core.

في 27 يوليو 2006، أُطلقت بنية Core الدقيقة ، وهي مشتقة من P6، في معالج Core 2. لاحقًا، صدرت معالجات أخرى بنفس بنية Core الدقيقة تحت العلامات التجارية Core 2 و Xeon و Pentium و Celeron . تُعد بنية Core الدقيقة آخر سلسلة معالجات رئيسية من Intel تستخدم ناقل النظام الأمامي (FSB) ، حيث تتميز جميع معالجات Intel اللاحقة المبنية على Nehalem وبنى Intel الدقيقة اللاحقة بوحدة تحكم مدمجة في الذاكرة وناقل QPI أو DMI للتواصل مع باقي مكونات النظام. وشملت التحسينات مقارنةً بمعالجات Intel Core ما يلي:

• خط أنابيب تعليمات مكون من 14 مرحلة يسمح بسرعات ساعة أعلى.
• دعم SSE4.1 لجميع طرازات Core 2 المصنعة بتقنية  الطباعة الحجرية 45 نانومتر.
• دعم بنية x86-64 ذات 64 بت ، والتي كانت تُقدم سابقًا فقط بواسطة معالجات بريسكوت، وهي آخر إصدار معماري من بنتيوم 4 .
• زيادة سرعة جهاز FSB، تتراوح من 533  ميجا طن/ثانية إلى 1600  ميجا طن/ثانية.
• زيادة حجم ذاكرة التخزين المؤقت L2، حيث يتراوح حجم ذاكرة التخزين المؤقت L2 من 1 ميجابايت إلى 12 ميجابايت (تستخدم معالجات Core 2 Duo ذاكرة تخزين مؤقت L2 مشتركة بينما يتم مشاركة نصف ذاكرة التخزين المؤقت الإجمالية بين كل زوج من النوى في معالجات Core 2 Quad).
• تقنية التحكم الديناميكي في سرعة ناقل النظام الأمامي (في بعض طرازات الهواتف المحمولة)، حيث يتم تخفيض سرعة ناقل النظام الأمامي إلى النصف، مما يؤدي بدوره إلى تخفيض سرعة المعالج إلى النصف. وبالتالي، ينتقل المعالج إلى وضع استهلاك منخفض للطاقة يُسمى وضع التردد المنخفض للغاية، مما يُساهم في إطالة عمر البطارية.
• تقنية التسريع الديناميكي لبعض معالجات Core 2 Duo المحمولة، وتقنية التسريع الديناميكي المزدوج لمعالجات Core 2 Quad المحمولة. تسمح تقنية التسريع الديناميكي لوحدة المعالجة المركزية بزيادة تردد أحد أنوية المعالج مع إيقاف تشغيل الآخر. أما في تقنية التسريع الديناميكي المزدوج، فيتم تعطيل نواتين وزيادة تردد كل منهما. يتم تفعيل هذه الميزة عندما يستخدم تطبيق ما نواة واحدة فقط في معالجات Core 2 Duo، أو ما يصل إلى نواتين في معالجات Core 2 Quad. تتم زيادة التردد عن طريق زيادة مُضاعِف التردد بمقدار 1.

على الرغم من أن جميع هذه الرقاقات مشتقة تقنياً من معالج بنتيوم برو، إلا أن بنيته قد مرت بالعديد من التغييرات الجذرية منذ نشأته. ^{[ 8 ]}

• قائمة ببنى المعالجات الدقيقة من إنتل