سبارك

📅 آخر تحديث: ١٨ يوليو ٢٠٢٦
✍️ نُشر في: ١٨ يوليو ٢٠٢٦
📷 يحتوي على 1 صور
الموسوعة الحرة

معالج دقيق من نوع Sun UltraSPARC II (1997)

SPARC ( معمارية المعالج القابلة للتطوير ) هي معمارية حاسوبية تعتمد على مجموعة تعليمات مختصرة (RISC)، طورتها شركة صن مايكروسيستمز في الأصل . تأثر تصميمها بشكل كبير بنظام بيركلي التجريبي RISC الذي طُوّر في أوائل ثمانينيات القرن العشرين. طُوّرت SPARC لأول مرة عام 1986 وطُرحت في الأسواق عام 1987، وكانت من أنجح أنظمة RISC التجارية المبكرة، وأدى نجاحها إلى ظهور تصاميم RISC مماثلة من العديد من الشركات المصنعة خلال ثمانينيات وتسعينيات القرن العشرين. بعد استحواذها على شركة صن، أوقفت شركة أوراكل تطوير SPARC عام 2017.

وصف

بحلول منتصف ثمانينيات القرن العشرين، كان الإجماع السائد في صناعة الحواسيب أن معمارية RISC تتمتع بنسبة سعر/أداء أفضل بكثير من معمارية CISC التقليدية . وقررت شركة صن مايكروسيستمز، المتخصصة في تصنيع محطات العمل ، الانتقال إلى معمارية RISC بأسرع ما يمكن من سلسلة معالجات موتورولا 68000. [ 3 ]

استُخدمت أولى تطبيقات بنية 32 بت الأصلية (SPARC V7) في أنظمة محطات العمل والخوادم الحاسوبية Sun-4 من شركة Sun، لتحل محل أنظمة Sun-3 السابقة القائمة على سلسلة Motorola 68000. أضافت SPARC V8 عددًا من التحسينات التي كانت جزءًا من سلسلة معالجات SuperSPARC التي صدرت عام 1992. أما SPARC V9، الذي صدر عام 1993، فقد قدم بنية 64 بت ، وصدر لأول مرة في معالجات UltraSPARC من شركة Sun عام 1995. لاحقًا، استُخدمت معالجات SPARC في خوادم المعالجة المتعددة المتناظرة (SMP) وخوادم الوصول غير الموحد للذاكرة ( CC-NUMA ) التي أنتجتها شركات Sun و Solbourne و Fujitsu ، وغيرها.

تم تسليم تصميم SPARC إلى مجموعة SPARC International التجارية عام 1989، ومنذ ذلك الحين، تولى أعضاؤها تطوير بنيته. كما تتولى SPARC International مسؤولية ترخيص بنية SPARC والترويج لها، وإدارة علامات SPARC التجارية (بما في ذلك علامة SPARC التي تملكها)، وتوفير اختبارات المطابقة . وكان الهدف من SPARC International هو توسيع نطاق بنية SPARC لإنشاء منظومة متكاملة أوسع؛ وقد تم ترخيص SPARC للعديد من الشركات المصنعة، بما في ذلك Atmel و Bipolar Integrated Technology و Cypress Semiconductor و Fujitsu و Matsushita و Texas Instruments . وبفضل SPARC International، أصبح SPARC مفتوح المصدر بالكامل، وغير احتكاري، ومجانيًا.

اعتبارًا من عام 2024، فإن أحدث معالجات SPARC التجارية المتطورة هي معالج SPARC64 XII من فوجيتسو (الذي تم طرحه في سبتمبر 2017 لخادم SPARC M12 الخاص بها) ومعالج SPARC M8 من أوراكل الذي تم طرحه في سبتمبر 2017 لخوادمها المتطورة.

في الأول من سبتمبر/أيلول 2017، وبعد جولة من عمليات التسريح التي بدأت في مختبرات أوراكل في نوفمبر/تشرين الثاني 2016، أنهت أوراكل مشروع تصميم معالج SPARC بعد إتمام معالج M8. وتم تسريح معظم أعضاء فريق تطوير نواة المعالج في أوستن، تكساس، بالإضافة إلى فرق العمل في سانتا كلارا، كاليفورنيا، وبيرلينجتون، ماساتشوستس. [ 4 ] [ 5 ]

ستتوقف شركة فوجيتسو أيضًا عن إنتاج معالجات SPARC (بعد أن تحولت بالفعل إلى إنتاج معالجاتها الخاصة القائمة على معمارية ARM )، وذلك بعد إصدار نسخة "محسّنة" من خادم SPARC M12 القديم من فوجيتسو في الفترة 2020-2022 (كان من المقرر سابقًا إصدارها في عام 2021)، ونهاية بيع خوادم UNIX في عام 2029، وبعد عام واحد بالنسبة لأجهزة الكمبيوتر المركزية ، ونهاية الدعم في عام 2034 "لتشجيع تحديث أنظمة العملاء". [ 6 ]

سمات

تأثرت بنية SPARC بشكل كبير بتصاميم RISC السابقة، بما في ذلك Berkeley RISC I وII من جامعة كاليفورنيا في بيركلي، و IBM 801. اتسمت تصاميم RISC الأصلية بالبساطة، حيث تضمنت أقل عدد ممكن من الميزات أو رموز العمليات، وهدفت إلى تنفيذ التعليمات بمعدل تعليمة واحدة تقريبًا لكل دورة ساعة . هذا ما جعلها مشابهة لبنية MIPS في نواحٍ عديدة، بما في ذلك غياب تعليمات مثل الضرب والقسمة. ومن الميزات الأخرى لـ SPARC التي تأثرت بحركة RISC المبكرة، خانة تأخير التفرع .

يحتوي معالج SPARC عادةً على ما يصل إلى 160 مسجلاً للأغراض العامة . ووفقًا لمواصفات "Oracle SPARC Architecture 2015"، قد يحتوي التنفيذ على ما بين 72 و640 مسجلاً للأغراض العامة (64 بت). [ 7 ] في أي لحظة، يكون 32 مسجلاً فقط منها مرئيًا للبرمجيات مباشرةً  - 8 منها عبارة عن مجموعة من المسجلات العامة (أحدها، g0 ، مُبرمج مسبقًا على الصفر، لذا فإن سبعة منها فقط قابلة للاستخدام كمسجلات)، أما الـ 24 المتبقية فهي من مكدس المسجلات. تُشكل هذه المسجلات الـ 24 ما يُسمى بنافذة المسجلات ، وعند استدعاء الدالة أو العودة منها، يتم تحريك هذه النافذة لأعلى ولأسفل في مكدس المسجلات. تحتوي كل نافذة على ثمانية مسجلات محلية، وتتشارك ثمانية مسجلات مع كل نافذة مجاورة. تُستخدم المسجلات المشتركة لتمرير معلمات الدالة وإرجاع القيم، بينما تُستخدم المسجلات المحلية للاحتفاظ بالقيم المحلية بين استدعاءات الدوال.

تستمدّ كلمة "قابلية التوسع" في SPARC من حقيقة أن مواصفات SPARC تسمح للتطبيقات بالتوسع من المعالجات المدمجة وصولاً إلى معالجات الخوادم الكبيرة، حيث تشترك جميعها في نفس مجموعة التعليمات الأساسية (غير المميزة). أحد المعايير المعمارية القابلة للتوسع هو عدد نوافذ التسجيل المُنفذة؛ إذ تسمح المواصفات بتنفيذ ما بين ثلاث إلى 32 نافذة، ما يتيح للتطبيق اختيار تنفيذ جميع النوافذ الـ 32 لتحقيق أقصى كفاءة في مكدس الاستدعاءات ، أو تنفيذ ثلاث نوافذ فقط لتقليل تكلفة التصميم وتعقيده، أو تنفيذ عدد متوسط ​​بينهما. ومن بين البنى الأخرى التي تتضمن ميزات مماثلة لملفات التسجيل : Intel i960 و IA-64 و AMD 29000 .

خضعت البنية لعدة مراجعات. اكتسبت وظائف الضرب والقسمة المادية في الإصدار 8. [ 8 ] [ 9 ] تمت إضافة 64 بت (للعنونة والبيانات) إلى مواصفات SPARC الإصدار 9 المنشورة في عام 1994. [ 10 ]

في معالج SPARC الإصدار 8، يحتوي ملف سجلات الفاصلة العائمة على 16 سجلًا مزدوج الدقة . يمكن استخدام كل منها كسجلين أحاديي الدقة ، مما يوفر إجمالي 32 سجلًا أحادي الدقة. يمكن استخدام زوج من السجلات مزدوجة الدقة (عدد فردي-زوجي) كسجل رباعي الدقة ، مما يسمح بوجود 8 سجلات رباعية الدقة. أضاف معالج SPARC الإصدار 9 ستة عشر سجلًا مزدوج الدقة إضافية (يمكن الوصول إليها أيضًا كثمانية سجلات رباعية الدقة)، ولكن لا يمكن الوصول إلى هذه السجلات الإضافية كسجلات أحادية الدقة. لا يوجد معالج SPARC يدعم عمليات رباعية الدقة في مكوناته المادية حتى عام 2024. [ 11 ]

تُجري تعليمات الجمع والطرح المُوسومة عمليات الجمع والطرح على القيم، مع التحقق من أن البتتين الأخيرتين لكلا المعاملين تساويان صفرًا، والإبلاغ عن تجاوز السعة في حال عدم تحقق ذلك. يُمكن أن يكون هذا مفيدًا في تنفيذ وقت التشغيل للغات مثل ML و Lisp واللغات المشابهة التي قد تستخدم تنسيق الأعداد الصحيحة المُوسومة.

تعتمد بنية SPARC V8 ذات 32 بت على نظام البايتات الكبير (Big-Endian) بشكل كامل. أما بنية SPARC V9 ذات 64 بت، فتستخدم تعليمات بنظام البايتات الكبير، ولكنها قادرة على الوصول إلى البيانات إما بنظام البايتات الكبير أو الصغير، ويتم اختيار النظام إما على مستوى تعليمات التطبيق ( التحميل والتخزين ) أو على مستوى صفحة الذاكرة (عبر إعدادات وحدة إدارة الذاكرة MMU). ويُستخدم النظام الأخير غالبًا للوصول إلى البيانات من الأجهزة التي تعتمد بطبيعتها على نظام البايتات الصغير، مثل تلك الموجودة على ناقلات PCI.

تاريخ

الإصدار 7 ← الإصدار 8 ← الإصدار 9 (64 بت) ← JPS1 ← JPS2 (متعدد النوى) ← UA2005 ( sun4v ) ← UA2007 ← OSA2011 ← OSA2015 ← OSA2017

شهدت بنية المعالج ثلاث مراجعات رئيسية. كان الإصدار الأول المنشور هو SPARC الإصدار السابع (V7) ذو 32 بت في عام 1986. أما الإصدار الثامن (V8) من SPARC، وهو تعريف مُحسّن لبنية SPARC، فقد صدر في عام 1990. تمثلت الاختلافات الرئيسية بين الإصدارين V7 وV8 في إضافة تعليمات ضرب وقسمة الأعداد الصحيحة، والترقية من حسابات الفاصلة العائمة "ذات الدقة الموسعة" ذات 80 بت إلى حسابات " ذات الدقة الرباعية " ذات 128 بت. شكل SPARC V8 الأساس لمعيار IEEE 1754-1994، وهو معيار IEEE لبنية المعالجات الدقيقة ذات 32 بت.

أصدرت شركة SPARC International في عام 1993 معمارية SPARC الإصدار التاسع (V9)، وهي معمارية SPARC ذات 64 بت. وقد طُوّرت هذه المعمارية من قِبل لجنة معمارية SPARC التي تضم شركات Amdahl Corporation و Fujitsu و ICL و LSI Logic و Matsushita و Philips و Ross Technology و Sun Microsystems و Texas Instruments . وتظل المواصفات الأحدث متوافقة دائمًا مع مواصفات SPARC V9 المستوى 1 الكاملة.

في عام ٢٠٠٢، أصدرت شركتا فوجيتسو وسنّ مواصفات البرمجة المشتركة لمعالجات SPARC ١ (JPS1)، والتي تصف وظائف المعالجات التي تم تنفيذها بشكل متطابق في وحدات المعالجة المركزية (CPU) لكلتا الشركتين ("التوافق"). وكانت أولى وحدات المعالجة المركزية المتوافقة مع JPS1 هي UltraSPARC III من شركة سنّ وSPARC64 V من شركة فوجيتسو. أما الوظائف التي لا تغطيها JPS1، فقد تم توثيقها لكل معالج في "ملحقات التنفيذ".

في نهاية عام 2003، تم إصدار مواصفات البرمجة المشتركة 2 (JPS2) لدعم وحدات المعالجة المركزية متعددة النوى. وكانت أولى وحدات المعالجة المركزية المتوافقة مع JPS2 هي UltraSPARC IV من شركة Sun وSPARC64 VI من شركة Fujitsu.

في أوائل عام 2006، أصدرت شركة صن مواصفات معمارية موسعة، وهي معمارية UltraSPARC 2005 (UA2005). لا تشمل هذه المواصفات الأجزاء غير المميزة ومعظم الأجزاء المميزة من SPARC V9 فحسب، بل تشمل أيضًا جميع التوسعات المعمارية التي تم تطويرها من خلال أجيال المعالجات UltraSPARC III و IV و IV+، بالإضافة إلى امتدادات تقنية تعدد الخيوط على مستوى الشريحة ( CMT ) بدءًا من تطبيق UltraSPARC T1 .

  • امتدادات مجموعة تعليمات VIS 1 و VIS 2 وسجل GSR المرتبط بها
  • مستويات متعددة من السجلات العالمية، يتم التحكم فيها بواسطة سجل GL
  • بنية وحدة إدارة الذاكرة 64 بت من صن
  • تعليمات خاصة ALLCLEAN وOTHERW وNORMALW وINVALW
  • أصبح الوصول إلى سجل VER الآن ذا امتيازات فائقة
  • أصبحت تعليمات SIR الآن ذات امتيازات فائقة

في عام 2007، أصدرت شركة صن مواصفات محدثة، وهي UltraSPARC Architecture 2007 (UA2007)، والتي امتثل لها تطبيق UltraSPARC T2 .

في ديسمبر 2007، أتاحت شركة صن أيضًا تصميم RTL لمعالج UltraSPARC T2 عبر مشروع OpenSPARC . [ 12 ] كما تم إصداره بموجب رخصة جنو العمومية العامة الإصدار 2. [ 13 ] يتكون معالج OpenSPARC T2 من 8 أنوية و16 مسارًا و64 خيطًا.

في أغسطس 2012، أتاحت شركة أوراكل مواصفات جديدة، وهي بنية أوراكل سبارك 2011 (OSA2011)، والتي بالإضافة إلى التحديث الشامل للمرجع، تضيف امتدادات مجموعة تعليمات VIS 3 ووضع الامتيازات الفائقة إلى مواصفات 2007. [ 14 ]

في أكتوبر 2015، أصدرت أوراكل معالج SPARC M7، وهو أول معالج مبني على مواصفات بنية أوراكل SPARC الجديدة لعام 2015 (OSA2015). [ 7 ] [ 15 ] يتضمن هذا الإصدار امتدادات مجموعة تعليمات VIS 4، وتشفيرًا مدعومًا بالأجهزة، وذاكرة مؤمنة بالسيليكون (SSM). [ 16 ]

في سبتمبر 2017، أصدرت شركة أوراكل معالج SPARC M8، وهو أول معالج يعتمد على مواصفات Oracle SPARC Architecture 2017 (OSA2017) الجديدة.

لقد وفرت بنية SPARC توافقًا ثنائيًا مستمرًا للتطبيقات بدءًا من أول تطبيق SPARC V7 في عام 1987 وحتى تطبيقات بنية Sun UltraSPARC.

من بين مختلف تطبيقات معالج SPARC، حظي معالجا SuperSPARC وUltraSPARC-I من شركة Sun بشعبية واسعة، واستُخدما كنظامين مرجعيين لاختبارات الأداء SPEC CPU95 وCPU2000. أما  معالج UltraSPARC-II بتردد 296 ميجاهرتز، فهو النظام المرجعي لاختبار الأداء SPEC CPU2006.

بنيان

SPARC عبارة عن بنية تحميل وتخزين (تُعرف أيضًا باسم بنية السجل-السجل )؛ باستثناء تعليمات التحميل/التخزين المستخدمة للوصول إلى الذاكرة ، تعمل جميع التعليمات على السجلات، وفقًا لمبادئ تصميم RISC.

يتضمن معالج SPARC وحدةً للأعداد الصحيحة (IU) تُنفّذ عمليات تحميل وتخزين الأعداد الصحيحة، بالإضافة إلى العمليات الحسابية. [ 17 ] : 9 [ 10 ] : 15-16 وقد يتضمن وحدةً للأعداد العشرية (FPU) تُنفّذ عمليات الأعداد العشرية. [ 17 ] : 9 [ 10 ] : 15-16 وبالنسبة لمعالج SPARC V8، قد يتضمن معالجًا مساعدًا (CP) يُنفّذ عمليات خاصة به؛ ولا تُحدد بنية المعالج وظائفه، باستثناء عمليات التحميل والتخزين. [ 17 ] : 9

السجلات

تعتمد بنية SPARC على نظام نوافذ تسجيل متداخلة. في أي لحظة، يكون 32 سجلاً للأغراض العامة مرئياً. يشير متغير مؤشر النافذة الحالية ( CWP ) في الجهاز إلى المجموعة الحالية. لا يُعد الحجم الإجمالي لملف السجلات جزءاً من البنية، مما يسمح بإضافة المزيد من السجلات مع تطور التقنية، حتى 32 نافذة كحد أقصى في SPARC V7 وV8، حيث أن CWP عبارة عن 5 بتات وهو جزء من سجل PSR .

في معالجات SPARC V7 وV8، عادةً ما يتم إنقاص قيمة CWP بواسطة تعليمة SAVE (التي تستخدمها تعليمة SAVE أثناء استدعاء الإجراء لفتح إطار مكدس جديد وتبديل نافذة السجل)، أو زيادتها بواسطة تعليمة RESTORE (التي تعود إلى الاستدعاء قبل الخروج من الإجراء). كما تُغير أحداث المقاطعة ( المقاطعات ، والاستثناءات، وتعليمات TRAP) وتعليمات RETT (التي تعود من أحداث المقاطعة) قيمة CWP . أما في معالج SPARC V9، فيتم إنقاص قيمة سجل CWP أثناء تعليمة RESTORE، وزيادتها أثناء تعليمة SAVE. وهذا عكس سلوك PSR.CWP في معالج SPARC V8. ولا يؤثر هذا التغيير على التعليمات غير المميزة.

معالجة النوافذ
تسجيل المجموعةذاكريعنوان التسجيلالتوافر
عالميG0...G7R[ 0]...R[ 7]دائماً نفس القيم، و G0 تساوي صفر دائمًا
خارجO0...O7R[ 8]...R[15]يتم تسليمها إلى الروتين الفرعي المستدعى وإعادتها منه، باعتبارها "مدخلها".
محليL0...L7R[16]...R[23]محلي حقًا للروتين الفرعي الحالي
فيI0...I7R[24]...R[31]يتم تسليمها من المتصل، وإعادتها إليه، باعتبارها "نهاية المكالمة".

تظهر سجلات SPARC في الشكل أعلاه.

يوجد أيضًا سجل Y غير مُقسّم إلى نوافذ، يُستخدم بواسطة تعليمات الضرب المتتالي، وضرب الأعداد الصحيحة، وقسمة الأعداد الصحيحة. [ 17 ] : 32

يحتوي معالج SPARC V8 المزود بوحدة معالجة الفاصلة العائمة (FPU) على 32 مسجلاً للفاصلة العائمة من نوع 32 بت، يستطيع كل منها تخزين عدد واحد من نوع الفاصلة العائمة أحادي الدقة وفقًا لمعيار IEEE 754. ويمكن لزوج من مسجلات الفاصلة العائمة (زوجي-فردي) تخزين عدد واحد من نوع الفاصلة العائمة مزدوج الدقة وفقًا لمعيار IEEE 754، بينما يمكن لمجموعة من أربعة مسجلات فاصلة عائمة متراصة تخزين عدد واحد من نوع الفاصلة العائمة رباعي الدقة وفقًا لمعيار IEEE 754. [ 17 ] : 10

يتضمن معالج SPARC V9 المزود بوحدة معالجة الفاصلة العائمة ما يلي: [ 10 ] : 36-40

  • 32 سجلًا للفاصلة العائمة 32 بت، يمكن لكل منها أن يحمل رقمًا واحدًا من أرقام الفاصلة العائمة IEEE 754 أحادية الدقة؛
  • 32 سجلًا للفاصلة العائمة 64 بت، يمكن لكل منها أن يحمل رقمًا واحدًا من أرقام الفاصلة العائمة IEEE 754 ذات الدقة المزدوجة؛
  • 16 مسجلاً للفاصلة العائمة 128 بت، يمكن لكل منها أن يحمل رقم فاصلة عائمة رباعي الدقة IEEE 754.

يتم تنظيم السجلات كمجموعة من 64 سجلًا من 32 بت، حيث يتم استخدام أول 32 سجلًا كسجلات الفاصلة العائمة 32 بت، ويتم استخدام الأزواج الزوجية والفردية من جميع السجلات الـ 64 كسجلات الفاصلة العائمة 64 بت، ويتم استخدام مجموعات من أربعة سجلات فاصلة عائمة محاذية رباعية كسجلات الفاصلة العائمة 128 بت.

لا تخضع سجلات الفاصلة العائمة لنظام النوافذ؛ بل هي جميعها سجلات عامة. [ 10 ] : 36-40

صيغ التعليمات

تشغل جميع تعليمات SPARC كلمة كاملة بحجم 32 بت، وتبدأ من حدود الكلمة. تُستخدم أربعة تنسيقات، يتم تمييزها من خلال أول بتين. تحتوي جميع التعليمات الحسابية والمنطقية على مُعاملَي مصدر ومُعامل وجهة واحد. [ 18 ] يُعدّ RD "سجل الوجهة"، حيث يتم تخزين ناتج العملية. تحتوي غالبية تعليمات SPARC على هذا السجل على الأقل، لذا يتم وضعه بالقرب من بداية تنسيق التعليمات. أما RS1 وRS2 فهما "سجلا المصدر"، وقد يكونان موجودين أو غير موجودين، أو قد يتم استبدالهما بقيمة ثابتة.

تنسيقات تعليمات SPARC
يكتبقليل
313029282726252423222120191817161514131211109876543210
تنسيق سيثي٠٠أخصائي تغذية معتمد100ثابت فوري 22 بت
تنسيق الفرع الأول٠٠أالمحكمة الجنائية الدولية010ثابت الإزاحة 22 بت
تنسيق فرع F٠٠ألجنة الاتصالات الفيدرالية110ثابت الإزاحة 22 بت
تنسيق فرع C٠٠أccc111ثابت الإزاحة 22 بت
اتصل بـ disp01الإزاحة النسبية للمكون الرئيسي
السجل الحسابي10أخصائي تغذية معتمدرمز العمليةRS100RS2
العمليات الحسابية الفورية10أخصائي تغذية معتمدرمز العمليةRS11ثابت فوري 13 بت
تشغيل وحدة معالجة الفاصلة العائمة10إف دي110100/110101FS1opfFS2
عملية CP10أخصائي تغذية معتمد110110/110111RS1شركة opcRS2
سجل JMPL10أخصائي تغذية معتمد111000RS100RS2
JMPL فوري10أخصائي تغذية معتمد111000RS11ثابت فوري 13 بت
سجل LD/ST11أخصائي تغذية معتمدرمز العمليةRS100RS2
LD/ST فوري11أخصائي تغذية معتمدرمز العمليةRS11ثابت فوري 13 بت

تعليمات

يقوم بتحميل وتخزين

تتكون تعليمات التحميل والتخزين من ثلاثة معاملات، حيث تحتوي على معاملين يمثلان قيم العنوان، ومعامل ثالث يمثل السجل المراد قراءته أو الكتابة إليه. يُنشأ العنوان بجمع معاملي العنوان. قد يكون معامل العنوان الثاني ثابتًا أو سجلًا. تأخذ تعليمات التحميل القيمة الموجودة في العنوان وتضعها في السجل المحدد بواسطة المعامل الثالث، بينما تأخذ تعليمات التخزين القيمة الموجودة في السجل المحدد بواسطة المعامل الأول وتضعها في العنوان. ولتوضيح ذلك، تشير لغة التجميع إلى معاملات العنوان باستخدام أقواس مربعة مفصولة بعلامة زائد، بدلًا من استخدام قائمة مفصولة بفواصل. أمثلة: [ 18 ]

ld [%L1+%L2],%L3 ! تحميل القيمة ذات 32 بت الموجودة في العنوان %L1+%L2 ووضعها في %L3 ld [%L1+8],%L2 ! تحميل القيمة الموجودة في %L1+8 إلى %L2 ld [%L1],%L2 !كما سبق، ولكن بدون إزاحة، وهو ما يعادل +%G0 st %L1,[%I2] !تخزين القيمة الموجودة في %L1 في الموقع المخزن في %I2 st %G0,[%I1+8] !مسح الذاكرة عند %I1+8

نظراً للاستخدام الواسع للبيانات غير 32 بت، مثل البيانات الصحيحة 16 بت أو 8 بت أو البايتات 8 بت في السلاسل النصية، توجد تعليمات لتحميل وتخزين أنصاف الكلمات 16 بت والبايتات 8 بت، بالإضافة إلى تعليمات لتحميل الكلمات 32 بت. أثناء التحميل، تقرأ هذه التعليمات البايت أو نصف الكلمة فقط في الموقع المحدد، ثم تملأ باقي سجل الهدف إما بالأصفار (تحميل غير مُوَقَّع) أو بقيمة البت الأعلى من البايت أو نصف الكلمة (تحميل مُوَقَّع). أثناء التخزين، تتجاهل هذه التعليمات البتات العليا في السجل وتخزن البتات السفلى فقط. توجد أيضاً تعليمات لتحميل قيم الدقة المزدوجة المستخدمة في العمليات الحسابية ذات الفاصلة العائمة ، حيث تقرأ أو تكتب ثمانية بايتات من السجل المحدد والسجل "التالي"، لذا إذا كانت وجهة التحميل هي L1، فسيتم تعيين L1 وL2. تتضمن القائمة الكاملة لتعليمات التحميل والتخزين لسجلات الأغراض العامة في معالج SPARC ذي 32 بت ما يلي LD: (بايت غير مُوَقَّع)، ST( بايت مُوَقَّع)، (نصف كلمة غير مُوَقَّعة)، (نصف كلمة مُوَقَّعة)، (تحميل عدد عشري مزدوج)، (تخزين بايت)، (تخزين نصف كلمة)، (تخزين عدد عشري مزدوج). [ 18 ]LDUBLDSBLDUHLDSHLDDSTBSTHSTD

في معالج SPARC V9، تكون المسجلات 64 بت، والتعليمات LDالتي أعيد تسميتها LDUWتقوم بمسح أعلى 32 بت في المسجل وتحميل القيمة 32 بت في أدنى 32 بت، والتعليمات STالتي أعيد تسميتها STWتتجاهل أعلى 32 بت من المسجل وتخزن فقط أدنى 32 بت. LDSWالتعليمة الجديدة تُعيّن البتات العليا في المسجل إلى قيمة البت الأعلى من الكلمة وتحميل القيمة 32 بت في أدنى البت. LDXالتعليمة الجديدة تُحمّل قيمة 64 بت في المسجل، والتعليمة STXتخزن جميع بتات المسجل الـ 64.

LDFتقوم التعليمات LDDFو و LDQFبتحميل قيمة ذات دقة مفردة أو مزدوجة أو رباعية من الذاكرة إلى سجل الفاصلة العائمة؛ STFوتقوم التعليمات STDFو و STQFبتخزين سجل الفاصلة العائمة ذي الدقة المفردة أو المزدوجة أو الرباعية في الذاكرة.

تؤدي تعليمة حاجز الذاكرة ، MEMBAR، غرضين مترابطين: فهي تحدد قيود الترتيب بين عمليات الوصول إلى الذاكرة، وتسهل التحكم الصريح في إتمام هذه العمليات. على سبيل المثال، يجب أن تكون جميع آثار عمليات التخزين التي تسبق تعليمة MEMBAR مرئية لجميع المعالجات قبل تنفيذ أي عمليات تحميل تلي تعليمة MEMBAR. [ 19 ]

عمليات ALU

تستخدم التعليمات الحسابية والمنطقية أيضًا تنسيقًا ثلاثي المعاملات، حيث يمثل المعاملان الأولان المعاملات، بينما يمثل الأخير موقع تخزين النتيجة. يمكن أن يكون المعامل الأوسط مسجلاً أو ثابتًا عدديًا صحيحًا مُوَقَّعًا من 13 بتًا؛ أما المعاملات الأخرى فهي مسجلات. يمكن لأي من معاملات المسجلات أن يشير إلى G0؛ ويؤدي توجيه النتيجة إلى G0 إلى تجاهل النتائج، التي يمكن استخدامها للاختبارات. ومن الأمثلة على ذلك: [ 18 ]

أضف %L1، %L2، %L3! اجمع القيم الموجودة في %L1 و%L2 وضع النتيجة في %L3 أضف %L1,1,%L1 ! زد %L1 أضف %G0،%G0،%L4 ! امسح أي قيمة في %L4

تتضمن قائمة التعليمات الرياضية ما يلي ADD: SUB، ، AND، OR، XOR، ونسخها المنفية ANDN: ORN، ، و XNOR. من خصائص تصميم SPARC أن معظم التعليمات الحسابية تأتي في أزواج، حيث يقوم أحد الإصدارين بتعيين بتات رمز حالة NZVC في سجل الحالة ، بينما لا يقوم الآخر بتعيينها، ويكون الوضع الافتراضي هو عدم تعيين الرموز. يتيح هذا للمترجم إمكانية إعادة ترتيب التعليمات عند محاولة ملء خانات التأخير. إذا رغب المستخدم في تعيين رموز الحالة، فيتم الإشارة إلى ذلك بإضافة ما يلي ccإلى التعليمات: [ 18 ]

subcc %L1,10,%G0 !compare %L1 to 10 and ignore the result, but set the flags

تحتوي عمليتا الجمع والطرح أيضًا على مُعدِّل آخر، وهو X، والذي يشير إلى ما إذا كان ينبغي للعملية تعيين بت الحمل:

addx %L1,100,%L1 ! أضف 100 إلى القيمة الموجودة في %L1 وتتبع الحمل

لا يحتوي معالج SPARC V7 على تعليمات الضرب أو القسمة، ولكنه يحتوي على تعليمات الضرب MULSCC، التي تُجري خطوة واحدة من عملية الضرب باختبار بت واحد وإضافة المضروب إلى الناتج بشكل مشروط. ويعود ذلك إلى قدرة هذه التعليمات MULSCCعلى إتمام العملية خلال دورة ساعة واحدة، بما يتماشى مع فلسفة معمارية RISC. أضاف معالج SPARC V8 تعليمات UMULالضرب غير المُوَقَّع، SMULوالضرب المُوَقَّع، UDIVوالقسمة غير المُوَقَّعة، SDIVوالقسمة المُوَقَّعة، بنسختين: إحداهما لا تُحدِّث رموز الحالة، والأخرى تُحدِّثها. MULSCCتستخدم تعليمات الضرب المُوَقَّع السجل Y لتخزين أعلى 32 بت من الناتج، بينما تستخدمه تعليمات القسمة لتخزين أعلى 32 بت من المقسوم. RDYتقرأ تعليمة الضرب قيمة السجل Y في سجل للأغراض العامة، بينما WRYتكتب تعليمة القسمة قيمة سجل للأغراض العامة في السجل Y. [ 17 ] : أضافت SPARC V9 ثلاث تعليماتMULX : الأولى تضرب قيمتين من 64 بت وتنتج ناتجًا من 64 بت، SDIVXوالثانية تقسم مقسومًا ذا إشارة من 64 بت على مقسوم عليه ذي إشارة من 64 بت وتنتج ناتج قسمة ذا إشارة من 64 بت، والثالثة UDIVXتقسم مقسومًا غير ذي إشارة من 64 بت على مقسوم عليه غير ذي إشارة من 64 بت وتنتج ناتج قسمة ذا إشارة من 64 بت؛ ولا تستخدم أي من هذه التعليمات المسجل Y. [ 10 ] : 199

التفرع

تختبر التفرعات الشرطية رموز الحالة في سجل الحالة ، كما هو الحال في العديد من مجموعات التعليمات مثل بنية IBM System/360 وما تلاها، وبنية x86 . وهذا يعني أن الاختبار والتفرع يُنفذان عادةً باستخدام تعليمتين؛ الأولى هي تعليمة وحدة الحساب والمنطق (ALU) التي تُحدد رموز الحالة، تليها تعليمة تفرع تفحص إحدى هذه العلامات. لا تحتوي SPARC على تعليمات اختبار متخصصة؛ تُجرى الاختبارات باستخدام تعليمات وحدة الحساب والمنطق العادية مع ضبط الوجهة على %G0. على سبيل المثال، لاختبار ما إذا كان سجل ما يحمل القيمة 10 ثم التفرع إلى التعليمات البرمجية التي تعالجها، يتم ما يلي:

subcc %L1,10,%G0 ! اطرح 10 من %L1، وقم بتعيين علامة الصفر إذا كانت قيمة %L1 تساوي 10 إذا كانت علامة الصفر مضبوطة، فانتقل إلى العنوان المحدد بـ WASEQUAL.

في تعليمة التفرع الشرطي، يُحدد حقل icc أو fcc الشرط المراد اختباره. أما حقل الإزاحة ذو الـ 22 بت، فهو عنوان الهدف بالنسبة إلى عداد البرنامج الحالي، مُعبرًا عنه بالكلمات، بحيث يمكن للتفرعات الشرطية أن تتقدم أو تتراجع حتى 8 ميجابايت. يُستخدم بت ANNUL (A) للتخلص من بعض خانات التأخير. إذا كانت قيمته 0 في التفرع الشرطي، تُنفذ خانة التأخير كالمعتاد. أما إذا كانت قيمته 1، فتُنفذ خانة التأخير فقط في حال تنفيذ التفرع. وإذا لم يُنفذ، تُتخطى التعليمة التالية للتفرع الشرطي.

توجد أنواع عديدة من التفرعات الشرطية: BA(التفرع دائمًا، وهو في الأساس قفزة)، BN(التفرع أبدًا)، BE(يساوي)، ( BNEلا يساوي)، BL(أصغر من)، BLE(أصغر من أو يساوي)، BLEU(أصغر من أو يساوي، بدون إشارة)، BG(أكبر من)، BGE(أكبر من أو يساوي)، BGU(أكبر بدون إشارة)، BPOS(موجب)، BNEG(سالب)، BCC(مسح الحمل)، BCS(ضبط الحمل)، BVC(مسح الفائض)، BVS(ضبط الفائض). [ 17 ] : 119-120

تحتوي وحدة المعالجة الفاصلة العائمة (FPU) ووحدة المعالجة المركزية (CP) على مجموعات من رموز الحالة منفصلة عن رموز حالة الأعداد الصحيحة، ومنفصلة عن بعضها البعض؛ وقد تم تعريف مجموعتين إضافيتين من تعليمات التفرع لاختبار رموز الحالة هذه. إضافة الحرف F في بداية تعليمة التفرع في القائمة أعلاه تُجري الاختبار مقابل رموز حالة وحدة المعالجة الفاصلة العائمة (FPU)، [ 17 ] : 121-122، بينما في معالج SPARC V8، تؤدي إضافة الحرف C إلى اختبار العلامات في وحدة المعالجة المركزية (CP) غير المُعرَّفة. [ 17 ] : 123-124

تستخدم تعليمة (القفز إلى روتين فرعي) إزاحة كلمة نسبية لعداد البرنامج مكونةCALL من 30 بت . ولأن عنوان الهدف يُحدد بداية كلمة، وليس بايتًا، فإن 30 بتًا تكفي للوصول إلى أي عنوان في مساحة العناوين البالغة 4 جيجابايت. [ 18 ] تُودع تعليمة CALL عنوان العودة في المسجل R15، المعروف أيضًا باسم مسجل الإخراج O7.

تُعدّ تعليمة JMPL(القفز والربط) تعليمة ثلاثية المعاملات، حيث يُمثّل معاملان منها قيم عنوان الوجهة، بينما يُمثّل المعامل الثالث مُسجّلاً يُخزّن فيه عنوان العودة. يُنشأ العنوان بجمع معاملي العنوان الأولين لإنتاج عنوان 32 بت. قد يكون معامل العنوان الثاني ثابتًا أو مُسجّلاً.

الثوابت الكبيرة

بما أن رمز العملية (opcode) للتعليمات يشغل بعض بتات كلمة التعليمات ذات 32 بت، فلا توجد طريقة لتحميل ثابت ذي 32 بت باستخدام تعليمة واحدة. وهذا مهم لأن العناوين تُعالج عبر المسجلات، وهي مكونة من 32 بت. ولتسهيل ذلك، تقوم SETHIتعليمة خاصة بنسخ معاملها الفوري ذي 22 بت إلى أعلى 22 بت من أي مسجل محدد، وتُعيّن كل بت من البتات العشرة الأدنى إلى الصفر. في الاستخدام الشائع، تتبع تعليمة SETHI تعليمة أخرى تُعيّن فقط البتات العشرة الأدنى من القيمة. ولتسهيل ذلك، يتضمن المجمع وحدات الماكرو %hi(X)و %lo(X). على سبيل المثال: [ 18 ]

sethi %hi(0x89ABCDEF),%L1 !يضبط أعلى 22 بت من L1 أو %L1,%lo(0x89ABCDEF),%L1 !يضبط البتات العشرة السفلى من L1 عن طريق عملية OR

يتم تنفيذ وحدات الماكرو hi و lo في وقت التجميع، وليس وقت التشغيل، لذا لا يؤثر ذلك على الأداء، ولكنه يوضح أن L1 مُعيّن على قيمة واحدة، وليس قيمتين منفصلتين. ولتسهيل الأمر أكثر، يتضمن المُجمِّع أيضًا "تعليمات تركيبية" setتُنفِّذ هاتين العمليتين في سطر واحد.

set 0x89ABCDEF,% L1

يُخرج هذا الأمر التعليمات المذكورة أعلاه إذا كانت القيمة أكبر من 13 بت، وإلا فإنه سيُصدر بتًا واحدًا ldبالقيمة. [ 18 ]

تعليمات اصطناعية

كما ذُكر سابقاً، يستخدم مُجمِّع SPARC "تعليمات تركيبية" لتسهيل مهام البرمجة الشائعة. ومن الأمثلة الإضافية (من بين أمور أخرى): [ 18 ]

تعليمات SPARC التركيبية
ذاكريالناتج الفعليغاية
nopsethi0,%g0لا تفعل شيئاً
clr%regor%g0,%g0,%regقم بتعيين قيمة السجل إلى الصفر
clr[address]st%g0,[address]قم بتعيين عنوان الذاكرة إلى الصفر
clrh[address]sth%g0,[address]اضبط نصف الكلمة الموجودة في عنوان الذاكرة على الصفر
clrb[address]stb%g0,[address]اضبط البايت الموجود في عنوان الذاكرة على الصفر
cmp%reg1,%reg2subcc%reg1,%reg2,%g0قارن بين سجلين، وعيّن الرموز، ثم تجاهل النتائج.
cmp%reg,constsubcc%reg,const,%g0قارن السجل بالثابت
mov%reg1,%reg2or%g0,%reg1,%reg2نسخ القيمة من سجل إلى آخر
movconst,%regor%g0,const,%regنسخ القيمة الثابتة إلى سجل
inc%regadd%reg,1,%regزيادة قيمة سجل
inccc%regaddcc%reg,1,%regزيادة قيمة سجل، وتعيين الشروط
dec%regsub%reg,1,%regإنقاص سجل
deccc%regsubcc%reg,1,%regإنقاص قيمة في سجل، وتعيين الشروط
not%regxnor%reg,%g0,%regاقلب البتات في السجل
neg%regsub%g0,%reg,%regمكمل العدد اثنين في السجل
tst%regorcc%reg,%g0,%g0اختبر ما إذا كانت القيمة في السجل أكبر من 0 أو 0 أو أقل من 0

حاملي تراخيص بنية SPARC

كانت إنتل المُصنِّع الوحيد لمعالج 80386 ، مما جعله باهظ الثمن للغاية، ودفع الصناعة إلى الحذر من وحدات المعالجة المركزية ذات المصدر الواحد . عندما أعلنت شركة صن عن معالج SPARC في عام 1987، صرّحت بأنه سيكون متاحًا من مصادر متعددة. كانت فوجيتسو أول مُورِّد لمعالج SPARC، وكانت شركة سايبرس سيميكوندكتور ثاني مُرخَّص له؛ اعتبارًا من فبراير 1989 كانت وحدات المعالجة المركزية SPARC الخاصة بهم متاحة، وكذلك وحدة معالجة الفاصلة العائمة (FPU) من شركة Texas Instruments. [ 20 ] وقد حصلت المنظمات التالية على ترخيص بنية SPARC :

التطبيقات

ملحوظات :

  1. 1 2 خيوط لكل نواة × عدد النوى
  2. ↑ أنتجت شركات فوجيتسو، وإل إس آي لوجيك ، وويتيك، وتكساس إنسترومنتس، وسيبراس، وتيميك، العديد من تطبيقات معالج SPARC V7. يتألف معالج SPARC V7 عادةً من عدة رقاقات منفصلة، ​​تشمل عادةً وحدة معالجة الأعداد الصحيحة (IU)، ووحدة معالجة الأعداد العشرية (FPU)، ووحدة إدارة الذاكرة (MMU)، وذاكرة التخزين المؤقت. في المقابل، يُعدّ معالج TSC695 من شركة أتميل (التي تُعرف الآن باسم مايكروشيب تكنولوجي) تطبيقًا أحادي الرقاقة لمعالج SPARC V7.
  3. ↑ @167 ميجاهرتز
  4. ↑ @250 ميجاهرتز
  5. ↑ @400 ميجاهرتز
  6. ↑ @440 ميجاهرتز
  7. ↑ الحد الأقصى @500 ميجاهرتز
  8. ↑ @1200 ميجاهرتز
  9. ↑ باستثناء حافلات الإدخال/الإخراج
  10. ↑ اسمي؛ المواصفات من 100 إلى 424 ميجاهرتز حسب إمكانيات ذاكرة الوصول العشوائي المرفقة

دعم نظام التشغيل

استخدمت أجهزة SPARC بشكل عام أنظمة التشغيل SunOS و Solaris و JavaOS و OpenSolaris من شركة Sun بما في ذلك المشتقات illumos و OpenIndiana ، ولكن تم استخدام أنظمة تشغيل أخرى أيضًا، مثل NeXTSTEP و RTEMS و FreeBSD و OpenBSD و NetBSD و Linux .

في عام 1993، أعلنت شركة Intergraph عن نقل نظام التشغيل Windows NT إلى بنية SPARC، [ 48 ] ولكن تم إلغاؤه لاحقًا.

في أكتوبر 2015، أعلنت شركة أوراكل عن "منصة لينكس المرجعية لـ SPARC". [ 49 ]

تطبيقات مفتوحة المصدر

توجد العديد من التطبيقات مفتوحة المصدر بالكامل لبنية SPARC:

يوجد أيضًا برنامج محاكاة مفتوح المصدر بالكامل لبنية SPARC:

  • RAMP Gold ، تطبيق SPARC الإصدار 8 ذو 32 بت و64 خيطًا، مصمم لمحاكاة البنية القائمة على FPGA. كُتب RAMP Gold بحوالي 36000 سطر من لغة SystemVerilog ، وهو مرخص بموجب تراخيص BSD .

الحواسيب العملاقة

بالنسبة لأحمال الحوسبة عالية الأداء، تقوم شركة فوجيتسو ببناء معالجات SPARC64 fx متخصصة مع مجموعة جديدة من ملحقات التعليمات تسمى HPC-ACE (الحوسبة عالية الأداء - ملحقات الحساب الحسابي).

احتلّ حاسوب فوجيتسو K المرتبة الأولى في قائمتي TOP500 لشهري يونيو ونوفمبر 2011. يضمّ هذا الحاسوب 88,128 وحدة معالجة مركزية SPARC64 VIIIfx ، تحتوي كل منها على ثمانية أنوية، ليبلغ إجمالي عدد أنوية المعالج 705,024 نواة، أي ما يقارب ضعف عدد أنوية أي نظام آخر في قائمة TOP500 آنذاك. كان حاسوب K أقوى من الأنظمة الخمسة التالية له في القائمة مجتمعة، وحقق أعلى نسبة أداء إلى استهلاك طاقة بين جميع أنظمة الحواسيب العملاقة. [ 50 ] كما احتلّ المرتبة السادسة في قائمة Green500 لشهر يونيو 2011، مسجلاً 824.56 ميجا فلوبس/واط. [ 51 ] وفي إصدار نوفمبر 2012 من قائمة TOP500 ، احتلّ حاسوب K المرتبة الثالثة ، مستهلكاً أكبر قدر من الطاقة بين الأنظمة الثلاثة الأولى. [ 52 ] بينما احتلّ المرتبة 85 في إصدار Green500 المقابل . [ 53 ] تم تضمين معالجات HPC الأحدث، IXfx و XIfx ، في أجهزة الكمبيوتر العملاقة PRIMEHPC FX10 و FX100 الحديثة.

تضم شبكة تيانخه-2 ( المصنفة الأولى ضمن أفضل 500 شبكة في نوفمبر 2014 [ 54 ] ) عددًا من العُقد المزودة بمعالجات Galaxy FT-1500 OpenSPARC المطورة في الصين. مع ذلك، لم تُسهم هذه المعالجات في نتيجة LINPACK . [ 55 ] [ 56 ]

انظر أيضاً

  • ERC32  — استنادًا إلى مواصفات SPARC V7
  • شركة روس للتكنولوجيا، وهي  شركة مطورة لمعالجات SPARC الدقيقة خلال ثمانينيات وتسعينيات القرن العشرين.
  • سباركل  - معالج SPARC معدل يدعم المعالجة المتعددة، ويستخدمه مشروع MIT Alewife
  • ليون  - معالج SPARC V8 مصمم للاستخدام في الفضاء.
  • R1000  — معالج دقيق روسي رباعي النواة يعتمد على مواصفات SPARC V9
  • معالج Galaxy FT-1500  - معالج صيني ذو 16 نواة يعتمد على معمارية OpenSPARC

مراجع

  1. ١ ٢ "فوجيتسو تنقل معالجات ARM إلى عالم الأداء الفائق" . متحف CPU Shack . ٢١ يونيو ٢٠١٦. مؤرشف من الأصل في ٣٠ يونيو ٢٠١٩. تم الاطلاع عليه في ٣٠ يونيو ٢٠١٩ .
  2. 1 2 "الجدول الزمني" . SPARC International . مؤرشف من الأصل في 24 أبريل 2019. تم الاسترجاع في 30 يونيو 2019 .
  3. ↑ بيل، جوردون ؛ ستريكر، دبليو دي. ما تعلمناه من جهاز PDP-11 - ما تعلمناه من جهازي VAX و Alpha (ملف PDF) (تقرير) . تم الاطلاع عليه بتاريخ 26 يونيو 2025 .
  4. ↑ فوغان-نيكولز، ستيفن ج. (5 سبتمبر 2017). "غروب الشمس: أوراكل تغلق آخر خطوط إنتاج صن" . زد نت . مؤرشف من الأصل في 10 سبتمبر 2017. تم الاطلاع عليه في 11 سبتمبر 2017 .
  5. ↑ نيكولز، شون (31 أغسطس/آب 2017). "أوراكل تقرر أخيرًا التوقف عن تأجيل ما لا مفر منه، وتبدأ تسريح عمال قسم الأجهزة" . ذا ريجستر . مؤرشف من الأصل في 12 سبتمبر/أيلول 2017. تم الاطلاع عليه في 11 سبتمبر/أيلول 2017 .
  6. ↑ "خارطة الطريق: فوجيتسو العالمية" . www.fujitsu.com . تم الاطلاع عليه بتاريخ 15 فبراير 2022 .
  7. 1 2 "معمارية أوراكل سبارك 2015: معمارية واحدة ... تطبيقات مبتكرة متعددة" (ملف PDF) . مسودة D1.0.0. 12 يناير 2016. مؤرشفة (ملف PDF) من الأصل في 24 أبريل 2016. تم الاطلاع عليها في 13 يونيو 2016. IMPL . DEP. #2-V8: قد يحتوي تطبيق معمارية أوراكل سبارك على ما بين 72 و640 مسجلاً من نوع R للأغراض العامة، كل منها 64 بت. يتوافق هذا مع تجميع المسجلات في MAXPGL + 1 مجموعة من مسجلات R العامة، بالإضافة إلى مكدس دائري من N_REG_WINDOWS مجموعة، كل منها مكونة من 16 مسجلاً، تُعرف باسم نوافذ المسجلات. يعتمد عدد نوافذ المسجلات الموجودة (N_REG_WINDOWS) على التطبيق، ويتراوح بين 3 و32 (شاملة).
  8. ↑ "خيارات SPARC" ، باستخدام مجموعة مترجمات GNU (GCC) ، GNU ، مؤرشفة من الأصل في 9 يناير 2013 ، تم استرجاعها في 8 يناير 2013
  9. ↑ تحسينات SPARC باستخدام GCC ، OSNews ، 23 فبراير 2004، مؤرشف من الأصل في 23 مايو 2013 ، تم استرجاعه في 8 يناير 2013
  10. 1 2 3 4 5 6 ويفر، د. ل.؛ جيرموند، ت.، محرران. (1994). دليل هندسة SPARC، الإصدار 9. SPARC International, Inc.: برنتيس هول . ISBN 0-13-825001-4تم الاطلاع عليه بتاريخ 27 مايو 2023 .
  11. ↑ "سلوك وتنفيذ SPARC" . دليل الحساب العددي - Sun Studio 10. شركة Sun Microsystems، 2004. مؤرشف من الأصل في 25 يناير 2022. تم الاسترجاع في 24 سبتمبر 2011. ومع ذلك، هناك أربع حالات لا يُكمل فيها الجهاز بنجاح تعليمات الفاصلة العائمة: ... لم يتم تنفيذ التعليمات بواسطة الجهاز (مثل ... تعليمات الدقة الرباعية على أي وحدة معالجة الفاصلة العائمة SPARC).  
  12. ↑ "شركة صن تُسرّع نمو النظام البيئي لتقنية UltraSPARC CMT" . شركة صن مايكروسيستمز. مؤرشف من الأصل بتاريخ 26 يناير 2008.
  13. ↑ "الأسئلة الشائعة حول OpenSPARC" . أوراكل. مؤرشف من الأصل في 17 أكتوبر 2012. تم الاطلاع عليه في 20 مارس 2021 .
  14. ↑ "Oracle SPARC Architecture 2011" (ملف PDF) ، شركة أوراكل ، 21 مايو 2014، مؤرشف (ملف PDF) من الأصل في 24 سبتمبر 2015 ، تم استرجاعه في 25 نوفمبر 2015
  15. ↑ سوات، جون. "ابتكار SPARC M7" . موقع أوراكل الإلكتروني . شركة أوراكل . مؤرشف من الأصل في 5 سبتمبر 2015. تم الاطلاع عليه في 13 أكتوبر 2015 .
  16. ↑ "البرمجيات في سحابة السيليكون - أوراكل" . www.oracle.com . مؤرشف من الأصل بتاريخ 21 يناير 2019. تم الاطلاع عليه بتاريخ 21 يناير 2019 .
  17. 1 2 3 4 5 6 7 8 9 دليل بنية SPARC، الإصدار 8. SPARC International, Inc. 1992. تم الاطلاع عليه في 27 مايو 2023 .
  18. 1 2 3 4 5 6 7 8 9 "تعليمات SPARC الأساسية" .
  19. ↑ "SPARC64 IXfx Extensions Fujitsu Limited Ver 12, 2 Dec. 2013" (PDF) . الصفحات 103-104 . تم الاطلاع عليه بتاريخ 17 ديسمبر 2023 . 
  20. 1 2 3 4 5 6 مارشال، تريفور؛ تازيلار، جين موريل (فبراير 1989). "يستحق المخاطرة" . بايت . ماكجرو هيل . الصفحات 245-249 . تم الاطلاع عليه في 8 أكتوبر 2024 . 
  21. ↑ "Fujitsu SPARC" . cpu-collection.de . مؤرشف من الأصل في 6 أغسطس 2016. تم الاطلاع عليه في 30 يونيو 2019 .
  22. ↑ "تقدم شركة Floodgap Retrobits جهاز Solbourne Solace: ضريح لجهاز SPARC المنسي" . www.floodgap.com . مؤرشف من الأصل في 1 ديسمبر 2020. تم الاطلاع عليه في 14 يناير 2020 .
  23. ↑ ساجر، د.؛ هينتون، ج.؛ أبتون، م.؛ تشابيل، ت.؛ فليتشر، ت.د.؛ سمعان، س.؛ موراي، ر. (2001). "معالج دقيق CMOS IA32 بتقنية 0.18 ميكرومتر مع وحدة تنفيذ عدد صحيح بتردد 4 جيجاهرتز". مؤتمر IEEE الدولي للدوائر المتكاملة الصلبة لعام 2001. ملخص الأوراق التقنية. ISSCC (رقم التصنيف 01CH37177) . سان فرانسيسكو، كاليفورنيا، الولايات المتحدة الأمريكية: IEEE. الصفحات 324-325 . doi : 10.1109/ISSCC.2001.912658 . ISBN  978-0-7803-6608-4.
  24. ↑ الميزات والمواصفات الرئيسية لجهاز FX1 (ملف PDF) ، فوجيتسو ، 19 فبراير 2008، مؤرشف (ملف PDF) من النسخة الأصلية في 18 يناير 2012 ، تم استرجاعه في 6 ديسمبر 2011
  25. ↑ تريمبلاي، مارك ؛ شودري، شيليندر (19 فبراير 2008)، "معالج CMT SPARC® من الجيل الثالث بتقنية 65 نانومتر، 16 نواة، 32 خيطًا بالإضافة إلى 32 خيطًا استكشافيًا" (ملف PDF) ، OpenSPARC ، صن مايكروسيستمز ، مؤرشف من الأصل في 16 يناير 2013 ، تم استرجاعه في 6 ديسمبر 2011
  26. ↑ فانس، آشلي (15 يونيو 2009)، "يقال إن شركة صن ستلغي مشروع رقاقة كبير" ، صحيفة نيويورك تايمز ، مؤرشفة من الأصل في 4 نوفمبر 2011 ، تم استرجاعها في 23 مايو 2010
  27. ↑ "فوجيتسو تستعرض معالج SPARC64 VII" ، موقع heise الإلكتروني ، 28 أغسطس 2008، مؤرشف من الأصل في 23 مايو 2013 ، تم الاطلاع عليه في 6 ديسمبر 2011
  28. ↑ باراك، سيلفي (14 مايو 2009)، "فوجيتسو تكشف النقاب عن أسرع وحدة معالجة مركزية في العالم" ، صحيفة ذا إنكوايرر ، مؤرشفة من الأصل في 17 مايو 2009 ، تم استرجاعها في 6 ديسمبر 2011
  29. ↑ "معالج سبارك تي 3" (ملف PDF) ، شركة أوراكل ، مؤرشف (ملف PDF) من الأصل في 24 أبريل 2016 ، تم استرجاعه في 6 ديسمبر 2011
  30. ↑ مورغان، تيموثي بريكيت (3 ديسمبر 2010)، "إليسون: سبارك تي 4 متوقع العام المقبل" ، ذا ريجستر ، مؤرشف من الأصل في 7 مارس 2012 ، تم استرجاعه في 6 ديسمبر 2011
  31. ↑ "بنية خوادم SPARC Enterprise M-series" (ملف PDF) ، فوجيتسو ، أبريل 2011، مؤرشف (ملف PDF) من الأصل في 4 مارس 2016 ، تم استرجاعه في 5 نوفمبر 2011
  32. ↑ مورغان، تيموثي بريكيت (22 أغسطس 2011)، "شريحة سبارك تي 4 من أوراكل" ، ذا ريجستر ، مؤرشف من الأصل في 30 نوفمبر 2011 ، تم استرجاعه في 6 ديسمبر 2011
  33. ↑ مورغان، تيموثي بريكيت (21 نوفمبر 2011)، "فوجيتسو تستعرض جهاز Sparc64 فائق الروعة ذو 16 نواة" ، ذا ريجستر ، مؤرشف من الأصل في 24 نوفمبر 2011 ، تم استرجاعه في 8 ديسمبر 2011
  34. ↑ "فوجيتسو تطلق حاسوب PRIMEHPC FX10 العملاق" ، فوجيتسو ، 7 نوفمبر 2011، مؤرشف من الأصل في 18 يناير 2012 ، تم استرجاعه في 3 فبراير 2012
  35. ↑ "تحميل Ixfx" (ملف PDF) . fujitsu.com. مؤرشف (ملف PDF) من الأصل بتاريخ 18 مايو 2015. تم الاطلاع عليه بتاريخ 17 مايو 2015 .
  36. ↑ "صور SPARC64" (ملف PDF) . fujitsu.com. مؤرشف (ملف PDF) من الأصل بتاريخ 22 أبريل 2016. تم الاطلاع عليه بتاريخ 29 أغسطس 2017 .
  37. ↑ "منتجات أوراكل" (ملف PDF) . oracle.com. مؤرشف (ملف PDF) من الأصل بتاريخ 8 مارس 2017. تم الاطلاع عليه بتاريخ 29 أغسطس 2017 .
  38. ↑ "منتجات أوراكل سبارك" (ملف PDF) . oracle.com. مؤرشف (ملف PDF) من الأصل بتاريخ 26 سبتمبر 2018. تم الاطلاع عليه بتاريخ 29 أغسطس 2017 .
  39. ↑ "عرض فوجيتسو التقديمي بصيغة PDF" (PDF) . fujitsu.com. مؤرشف (PDF) من الأصل بتاريخ 22 أبريل 2016. تم الاطلاع عليه بتاريخ 29 أغسطس 2017 .
  40. ↑ "صور فوجيتسو العالمية" (ملف PDF) . fujitsu.com. مؤرشف من الأصل (ملف PDF) بتاريخ 18 مايو 2015. تم الاطلاع عليه بتاريخ 29 أغسطس 2017 .
  41. ↑ "M7: الجيل القادم من معالجات SPARC. Hotchips 26" (ملف PDF) . swisdev.oracle.com. مؤرشف (ملف PDF) من النسخة الأصلية بتاريخ 31 أكتوبر 2014. تم الاطلاع عليه بتاريخ 12 أغسطس 2014 .
  42. ↑ "بنية خوادم SPARC T7 وSPARC M7 من أوراكل" (ملف PDF) . oracle.com. مؤرشف (ملف PDF) من الأصل بتاريخ 6 نوفمبر 2015. تم الاطلاع عليه بتاريخ 10 أكتوبر 2015 .
  43. ↑ فينايك، باسانت؛ بوري، راهول (24 أغسطس/آب 2015). "هوت تشيبس - 23-25 ​​أغسطس/آب 2015 - اليوم الأول من المؤتمر - معالج سونوما من أوراكل: معالج SPARC متطور منخفض التكلفة لأحمال العمل المؤسسية" (ملف PDF) . hotchips.org. مؤرشف (ملف PDF) من الأصل في 9 أكتوبر/تشرين الأول 2022. تم الاطلاع عليه في 25 يناير/كانون الثاني 2022 .
  44. ↑ «كشف النقاب عن المخططات: أوراكل تُدمج معالج Sparc M7 وتقنية InfiniBand في رقائق "سونوما" الأرخص سعرًا» . theregister.co.uk. مؤرشف من الأصل بتاريخ 29 أغسطس 2017. تم الاطلاع عليه بتاريخ 29 أغسطس 2017 .
  45. ↑ "وثائق في فوجيتسو" (ملف PDF) . fujitsu.com. مؤرشف (ملف PDF) من الأصل بتاريخ 29 أغسطس 2017. تم الاطلاع عليه بتاريخ 29 أغسطس 2017 .
  46. ↑ «أنظمة SPARC الجديدة من أوراكل تُقدّم أداءً وقدرات أمنية وكفاءة أفضل من الأنظمة القائمة على معالجات إنتل بمقدار 2-7 أضعاف» . oracle.com. مؤرشف من الأصل بتاريخ 18 سبتمبر 2017. تم الاطلاع عليه بتاريخ 18 سبتمبر 2017 .
  47. ↑ "معالج SPARC M8" (ملف PDF) . oracle.com. مؤرشف (ملف PDF) من الأصل بتاريخ 28 فبراير 2019. تم الاطلاع عليه بتاريخ 18 سبتمبر 2017 .
  48. ↑ ماكلولين، جون (7 يوليو 1993)، "إنترغراف لنقل ويندوز إن تي إلى سبارك" ، ذا فلوريدا صن فلاش ، 55 (11)، مؤرشف من الأصل في 23 يوليو 2014 ، تم استرجاعه في 6 ديسمبر 2011
  49. ↑ مشروع: لينكس لـ SPARC - oss.oracle.com ، 12 أكتوبر 2015، مؤرشف من الأصل في 8 ديسمبر 2015 ، تم استرجاعه في 4 ديسمبر 2015
  50. ↑ "قائمة أفضل 500 (1-100)" ، TOP500 ، يونيو 2011، مؤرشفة من الأصل في 23 يونيو 2011 ، تم استرجاعها في 6 ديسمبر 2011
  51. ↑ "قائمة Green500" ، Green500 ، يونيو 2011، مؤرشفة من الأصل في 3 يوليو 2011
  52. ↑ "قائمة أفضل 500 موقع - نوفمبر 2012 | أفضل 500 موقع للحاسوب العملاق" ، TOP500 ، نوفمبر 2012، مؤرشفة من الأصل في 13 نوفمبر 2012 ، تم استرجاعها في 8 يناير 2013
  53. ↑ "قائمة Green500 - نوفمبر 2012 | Green500" ، Green500 ، نوفمبر 2012، مؤرشفة من الأصل في 6 يونيو 2016 ، تم استرجاعها في 8 يناير 2013
  54. ↑ "تيانخه-2 (درب التبانة-2)" ، TOP500 ، مايو 2015، مؤرشف من الأصل في 26 مايو 2015 ، تم استرجاعه في 27 مايو 2015
  55. ↑ كين، آندي، "الحوسبة الفائقة من تسلا" ( mp4 ) ، إنفيديا ، مؤرشف من الأصل في 25 فبراير 2021 ، تم استرجاعه في 6 ديسمبر 2011
  56. ↑ ثيبودو، باتريك (4 نوفمبر 2010). "الولايات المتحدة تقول إن الصين تبني حاسوبًا عملاقًا "محلي الصنع بالكامل" . كمبيوتر وورلد . مؤرشف من الأصل في 11 أكتوبر 2012. تم الاطلاع عليه في 28 أغسطس 2017 .