مركز أبحاث المعلومات في بيركلي

يُعد مشروع بيركلي RISC أحد مشروعين بحثيين رائدين في تصميم المعالجات الدقيقة القائمة على مجموعة التعليمات المختصرة (RISC)، واللذين أُجريا ضمن مشروع VLSI التابع لوكالة مشاريع البحوث الدفاعية المتقدمة (DARPA ). قاد ديفيد باترسون (مبتكر مصطلح RISC) مشروع RISC في جامعة كاليفورنيا، بيركلي، بين عامي 1980 و1984. ^{[ 1 ]} أما المشروع الآخر، فقد أُجري في جامعة ستانفورد القريبة، ضمن جهودهم لتطوير معالجات MIPS، بدءًا من عام 1981 وحتى عام 1984.

حقق مشروع بيركلي نجاحًا باهرًا لدرجة أنه أصبح الاسم الذي يُطلق على جميع التصاميم المماثلة التي تلته؛ حتى أن معالج MIPS أصبح يُعرف باسم "معالج RISC". وقد قامت شركة صن مايكروسيستمز لاحقًا بتسويق تصميم بيركلي RISC تجاريًا تحت اسم SPARC ، والذي ألهم بدوره تصميم ARM . ^{[ 2 ]}

طُوِّرت كلٌّ من معمارية RISC ومعمارية MIPS انطلاقًا من إدراك أن الغالبية العظمى من البرامج لا تستخدم سوى جزء ضئيل من مجموعة التعليمات المتاحة للمعالج. في ورقة بحثية شهيرة نُشرت عام 1978، برهن أندرو س. تانينباوم على إمكانية تمثيل برنامج معقد عالي المستوى يتألف من 10000 سطر باستخدام بنية مجموعة تعليمات مبسطة تعتمد على رمز عملية ثابت الطول مكون من 8 بتات. ^{[ 3 ]} وكانت هذه النتيجة مماثلة تقريبًا لما توصلت إليه شركة IBM ، حيث استخدمت دراساتها لبرامجها التي تعمل على الحواسيب المركزية مثل IBM 360 مجموعة فرعية صغيرة فقط من جميع التعليمات المتاحة. وأشارت كلتا الدراستين إلى إمكانية إنتاج وحدة معالجة مركزية أبسط بكثير قادرة على تشغيل معظم البرامج المستخدمة في العالم الحقيقي. ومن النتائج الأخرى، التي لم تُستكشف بالكامل في ذلك الوقت، ملاحظة تانينباوم بأن 81% من الثوابت كانت إما 0 أو 1 أو 2. ^{[ 3 ]}

تزامنت هذه التطورات مع انتقال سوق المعالجات الدقيقة من 8 بت إلى 16 بت، مع اقتراب ظهور تصميمات 32 بت. وقد استندت هذه التصميمات إلى هدف محاكاة بعض مجموعات تعليمات المعالجات (ISAs) الأكثر موثوقية في عالم الحواسيب المركزية والحواسيب الصغيرة. على سبيل المثال، بدأ تصميم معالج National Semiconductor NS32000 كمحاولة لإنتاج شريحة واحدة تحاكي معالج VAX-11 ، الذي يتميز بمجموعة تعليمات غنية مع مجموعة واسعة من أنماط العنونة . وكان معالج Motorola 68000 مشابهًا له في التصميم العام. ولتوفير هذه المجموعة الغنية من التعليمات، استخدمت وحدات المعالجة المركزية (CPUs) الشفرة الدقيقة (microcode) لفك تشفير التعليمات الظاهرة للمستخدم إلى سلسلة من العمليات الداخلية. وقد مثّلت هذه الشفرة الدقيقة ما بين ربع إلى ثلث ترانزستورات التصميم الكلي.

إذا كان، كما أشارت تلك الأوراق البحثية الأخرى، أن غالبية هذه التعليمات البرمجية لن تُستخدم عمليًا، فإن هذا المورد القيّم يُهدر. فلو تم بناء المعالج نفسه مع حذف التعليمات غير المستخدمة، لكان أصغر حجمًا وأقل تكلفة، بينما لو استُخدمت تلك الترانزستورات لتحسين الأداء بدلًا من فك تشفير تعليمات غير مستخدمة، لأمكن الحصول على معالج أسرع. وقد استند مفهوم RISC إلى الاستفادة من كلا الأمرين، لإنتاج وحدة معالجة مركزية بنفس مستوى تعقيد معالج 68000، ولكن أسرع بكثير.

لتحقيق ذلك، ركزت معمارية RISC على إضافة المزيد من المسجلات ، وهي وحدات ذاكرة صغيرة تخزن قيمًا مؤقتة يمكن الوصول إليها بسرعة فائقة. وهذا يختلف عن الذاكرة الرئيسية التقليدية التي قد تستغرق عدة دورات للوصول إليها. من خلال توفير المزيد من المسجلات، والتأكد من استخدامها فعليًا من قِبل المترجمات، يُفترض أن تعمل البرامج بشكل أسرع بكثير. بالإضافة إلى ذلك، ستكون سرعة المعالج مُحددة بدقة أكبر من خلال سرعة ساعته، نظرًا لأن وقتًا أقل سيُقضى في انتظار الوصول إلى الذاكرة. من حيث الترانزستور، يتفوق تصميم RISC على وحدة المعالجة المركزية التقليدية.

من سلبيات التصميم التقليدي أن التعليمات التي أُزيلت كانت تُنفذ عادةً عدة "تعليمات فرعية". فعلى سبيل المثال، ADDكانت التعليمات في التصميم التقليدي تأتي عادةً بأشكال متعددة، منها ما يجمع الأرقام في سجلين ويضع الناتج في سجل ثالث، ومنها ما يجمع الأرقام الموجودة في الذاكرة الرئيسية ويضع الناتج في سجل، وهكذا. أما تصميمات RISC، فكانت تتضمن شكلاً واحداً فقط من أي تعليمة معينة، فالتعليمات ADD، على سبيل المثال، كانت تستخدم السجلات دائماً لجميع المعاملات. هذا الأمر أجبر المبرمج على كتابة تعليمات إضافية لتحميل القيم من الذاكرة، إذا لزم الأمر، مما جعل برنامج RISC "أقل كثافة".

في عصر الذاكرة باهظة الثمن، كان هذا مصدر قلق حقيقي، لا سيما وأن الذاكرة كانت أبطأ بكثير من وحدة المعالجة المركزية. ولأن تصميم RISC ADDيتطلب أربع تعليمات (عمليتا تحميل، وجمع، وحفظ)، كان على الجهاز الوصول إلى الذاكرة بشكل متكرر لقراءة التعليمات الإضافية، مما قد يبطئه بشكل ملحوظ. وقد تم التخفيف من هذا إلى حد ما بفضل استخدام التصاميم الجديدة لكلمة تعليمات كبيرة آنذاك، تبلغ 32 بت ، مما يسمح بدمج الثوابت الصغيرة مباشرةً في التعليمات بدلاً من تحميلها بشكل منفصل. إضافةً إلى ذلك، غالبًا ما تُستخدم نتائج عملية ما بعد عملية أخرى مباشرةً، لذا بتجاوز الكتابة إلى الذاكرة وتخزين النتيجة في مسجل، لم يزد حجم البرنامج بشكل كبير، ويمكن نظريًا تشغيله بسرعة أكبر. على سبيل المثال، قد تتطلب سلسلة من التعليمات التي تُنفذ سلسلة من العمليات الحسابية بضع عمليات تحميل فقط من الذاكرة، بينما تكون غالبية الأرقام المستخدمة إما ثوابت في التعليمات، أو قيمًا وسيطة متبقية في المسجلات من حسابات سابقة. بمعنى ما، في هذه التقنية يتم استخدام بعض السجلات لإخفاء مواقع الذاكرة، بحيث يتم استخدام السجلات كبدائل لمواقع الذاكرة حتى يتم تحديد قيمها النهائية بعد تحديد مجموعة من التعليمات.

للمراقب العادي، لم يكن واضحًا أن مفهوم RISC سيُحسّن الأداء، بل ربما يُؤدي إلى تدهوره. والطريقة الوحيدة للتأكد هي إجراء محاكاة. وقد كانت نتائج هذه المحاكاة واضحة؛ ففي كل اختبار، أظهرت كل محاكاة تحسنًا هائلًا في الأداء العام بفضل هذا التصميم.

يكمن الاختلاف بين مشروعي RISC وMIPS في طريقة التعامل مع المسجلات. فقد أضاف MIPS ببساطة عددًا كبيرًا من المسجلات وترك مهمة استخدامها للمترجمات (أو مبرمجي لغة التجميع ). أما RISC، فقد أضاف دوائر إلكترونية إلى وحدة المعالجة المركزية لمساعدة المترجم. استخدم RISC مفهوم نوافذ المسجلات ، حيث تم تقسيم "ملف المسجلات" بالكامل إلى كتل، مما يسمح للمترجم برؤية كتلة للمتغيرات العامة، وأخرى للمتغيرات المحلية.

كان الهدف هو تبسيط تنفيذ إحدى التعليمات الشائعة، وهي استدعاء الإجراء . تستخدم معظم لغات البرمجة نظامًا يُعرف بسجل التنشيط أو إطار المكدس لكل إجراء، ويحتوي هذا السجل على عنوان استدعاء الإجراء، والبيانات (المعلمات) المُمرَّرة، ومساحة لقيم النتائج المطلوب إرجاعها. في أغلب الحالات، تكون هذه الأطر صغيرة، وعادةً ما تحتوي على ثلاثة مدخلات أو أقل، ومخرج واحد أو لا شيء (وأحيانًا يُعاد استخدام أحد المدخلات كمخرج). في تصميم بيركلي، كانت نافذة السجل عبارة عن مجموعة من عدة سجلات، كافية بحيث يتسع إطار مكدس الإجراء بالكامل ضمن نافذة السجل.

في هذه الحالة، يكون استدعاء الإجراء والعودة منه بسيطًا وسريعًا للغاية. يتم استدعاء تعليمة واحدة لإنشاء كتلة جديدة من المسجلات - نافذة مسجلات جديدة - ثم، مع تمرير المعاملات إلى الإجراء في "الطرف الأدنى" من النافذة الجديدة، ينتقل البرنامج إلى الإجراء. عند العودة، توضع النتائج في النافذة في نفس الطرف، وينتهي الإجراء. يتم إعداد نوافذ المسجلات بحيث تتداخل عند الأطراف، بحيث "تظهر" نتائج الاستدعاء ببساطة في نافذة البرنامج المستدعي، دون الحاجة إلى نسخ أي بيانات . وبالتالي، لا يتطلب استدعاء الإجراء التفاعل مع الذاكرة الرئيسية، مما يُسرّعه بشكل كبير.

من سلبيات هذا النهج أن الإجراءات التي تحتوي على عدد كبير من المتغيرات المحلية تُصبح إشكالية، بينما تؤدي الإجراءات التي تحتوي على عدد أقل إلى هدر السجلات - وهي مورد ثمين. يوجد عدد محدود من نوافذ السجلات في التصميم، على سبيل المثال، ثمانية، لذا لا يمكن تداخل الإجراءات إلا بهذا العدد من المستويات قبل أن تصل آلية نوافذ السجلات إلى حدها الأقصى؛ وبمجرد الوصول إلى النافذة الأخيرة، لا يمكن إنشاء نافذة جديدة لاستدعاء متداخل آخر. وإذا كانت الإجراءات متداخلة لبضعة مستويات فقط، فلن يكون من الممكن الوصول إلى السجلات الموجودة في النوافذ التي تعلو أعمق مستوى تداخل للاستدعاء، وبالتالي تُهدر هذه السجلات تمامًا. كان عمل جامعة ستانفورد على المترجمات هو ما دفعهم إلى تجاهل مفهوم نافذة السجلات، لاعتقادهم أن المترجم الفعال يمكنه الاستفادة من السجلات بشكل أفضل من نظام ثابت في الأجهزة. (وينطبق المنطق نفسه على مبرمج لغة التجميع الذكي).

كانت المحاولة الأولى لتطبيق مفهوم RISC تُعرف في الأصل باسم "جولد" . بدأ العمل على التصميم عام 1980 كجزء من دورة تصميم الدوائر المتكاملة واسعة النطاق (VLSI)، لكن التصميم المعقد آنذاك تسبب في تعطل جميع أدوات التصميم الموجودة تقريبًا. اضطر الفريق إلى قضاء وقت طويل في تحسين الأدوات أو إعادة كتابتها، وحتى مع هذه الأدوات الجديدة، استغرق استخراج التصميم على جهاز VAX-11/780 أقل من ساعة .

نُشر التصميم النهائي، المسمى RISC I ، في الندوة الدولية لهندسة الحاسوب (ISCA) التابعة لجمعية آلات الحوسبة (ACM ) عام 1981. احتوى على 44500 ترانزستور لتنفيذ 31 تعليمة، وملف سجلات يحتوي على 78 سجلًا من 32 بت. سمح هذا بوجود ست نوافذ سجلات تحتوي كل منها على 14 سجلًا. من بين هذه السجلات الـ 14، تداخلت 4 سجلات مع النافذة السابقة. وبذلك، يكون المجموع الكلي: 10 × 6 سجلات في النوافذ + 18 متغيرًا عامًا = 78 سجلًا إجمالًا. شغل قسم التحكم وفك تشفير التعليمات 6% فقط من مساحة الشريحة، بينما كان التصميم النموذجي في ذلك الوقت يستخدم حوالي 50% لنفس الغرض. واستحوذ ملف السجلات على معظم هذه المساحة. ^{[ 4 ]}

تميزت معمارية RISC I أيضًا بخط أنابيب تعليمات ثنائي المراحل لزيادة السرعة، ولكن دون إعادة ترتيب التعليمات المعقدة الموجودة في التصاميم الحديثة. وهذا ما يجعل التفرعات الشرطية مشكلة، لأن على المترجم ملء التعليمة التي تلي التفرع الشرطي (ما يُسمى خانة تأخير التفرع ) بتعليمات مختارة لتكون "آمنة" (أي غير معتمدة على نتيجة الشرط). أحيانًا تكون التعليمة الوحيدة المناسبة في هذه الحالة هي NOP. ولا يزال عدد ملحوظ من التصاميم اللاحقة المشابهة لمعمارية RISC يتطلب مراعاة تأخير التفرع.

بعد شهر من التحقق والتصحيح، أُرسل التصميم إلى خدمة MOSIS المبتكرة للإنتاج في 22 يونيو 1981، باستخدام  عملية تصنيع بدقة 2 ميكرومتر (2000 نانومتر). أجبرتهم سلسلة من التأخيرات على التخلي عن أقنعتهم أربع مرات منفصلة، ​​ولم تصل الرقاقات التي تحتوي على نماذج عاملة إلى بيركلي حتى مايو 1982. تم تشغيل أول "حاسوب" RISC I عامل (في الواقع لوحة فحص) في 11 يونيو. أظهرت الاختبارات أن أداء الرقاقات أقل من المتوقع. بشكل عام، تستغرق التعليمات 2 ميكروثانية لإكمالها، بينما خصص التصميم الأصلي حوالي 0.4 ميكروثانية (أسرع بخمس مرات). لم تُشرح الأسباب الدقيقة لهذه المشكلة بشكل كامل. ومع ذلك، كان من الواضح خلال الاختبارات أن بعض التعليمات تعمل بالسرعة المتوقعة، مما يشير إلى أن المشكلة كانت فيزيائية وليست منطقية.

لو كان التصميم يعمل بكامل طاقته، لكان الأداء ممتازًا. وقد أظهرت عمليات المحاكاة باستخدام مجموعة متنوعة من البرامج الصغيرة، مقارنةً بين  معالج RISC I بتردد 4 ميجاهرتز ومعالج VAX 11/780  بتردد 5 ميجاهرتز و32 بت، ومعالج Zilog Z8000 بتردد 5 ميجاهرتز و16 بت ، هذا الأمر بوضوح. كان حجم البرنامج أكبر بنحو 30% من حجم برنامج VAX، ولكنه قريب جدًا من حجم برنامج Z8000، مما يؤكد صحة الحجة القائلة بأن كثافة التعليمات البرمجية العالية في تصميمات CISC لم تكن مثيرة للإعجاب حقًا في الواقع. من حيث الأداء العام، أشارت عمليات المحاكاة إلى أن معالج RISC I بكامل طاقته كان سيكون أسرع بمرتين من معالج VAX، وأسرع بأربع مرات تقريبًا من معالج Z8000. انتهى الأمر بالبرامج إلى تنفيذ نفس العدد الإجمالي تقريبًا من عمليات الوصول إلى الذاكرة، لأن ملف السجلات الكبير حسّن بشكل كبير من احتمالية وجود المعامل المطلوب بالفعل على الشريحة. 

من المهم وضع هذا الأداء في سياقه الصحيح. فرغم أن معالج RISC I كان يعمل بسرعة أبطأ من معالج VAX، إلا أن ذلك لم يُقلل من أهمية التصميم. فقد سمح RISC بإنتاج معالج 32 بت حقيقي على شريحة إلكترونية باستخدام مصنع تصنيع قديم. لم تكن التصاميم التقليدية قادرة على ذلك؛ فمع تخصيص مساحة كبيرة من سطح الشريحة لمنطق فك التشفير، كان تصميم 32 بت حقيقي مثل Motorola 68020 يتطلب مصانع تصنيع أحدث قبل أن يصبح عمليًا. وباستخدام نفس المصانع، كان بإمكان RISC I أن يتفوق بشكل كبير على منافسيه.

في 12 فبراير 2015، قامت جمعية مهندسي الكهرباء والإلكترونيات (IEEE) بتركيب لوحة تذكارية في جامعة كاليفورنيا في بيركلي لإحياء ذكرى مساهمة RISC-I. ^{[ 5 ]} نص اللوحة:

• قام طلاب جامعة كاليفورنيا في بيركلي بتصميم وبناء أول حاسوب بتقنية VLSI ومجموعة تعليمات مُصغّرة عام 1981. وقد ساهمت التعليمات المُبسّطة لمعالج RISC-I في تقليل حجم المكونات المادية اللازمة لفك تشفير التعليمات والتحكم بها، مما أتاح مساحة عناوين مسطحة 32 بت، ومجموعة كبيرة من المسجلات، وتنفيذًا متسلسلًا. وبفضل توافقه الجيد مع برامج لغة C ونظام التشغيل يونكس، أثّر معالج RISC-I على مجموعات التعليمات المستخدمة على نطاق واسع اليوم، بما في ذلك تلك المستخدمة في أجهزة ألعاب الفيديو والهواتف الذكية والأجهزة اللوحية.

بينما واجه تصميم RISC I تأخيرات، كان العمل في بيركلي قد تحول بالفعل إلى تصميم Blue الجديد . تقدم العمل على Blue بوتيرة أبطأ من Gold، وذلك لعدم وجود حاجة ملحة إليه الآن بعد أن أصبح Gold جاهزًا للتصنيع، بالإضافة إلى تغييرات في الفصول الدراسية والطلاب المشاركين في المشروع. وقد سمحت هذه الوتيرة أيضًا بإضافة العديد من الميزات الجديدة التي ستُحسّن التصميم بشكل ملحوظ.

كان الاختلاف الرئيسي هو تبسيط دوائر التخزين المؤقت، مما أدى إلى إلغاء سطر واحد لكل بت (من ثلاثة إلى اثنين)، وبالتالي تقليص حجم ملف السجلات بشكل كبير. كما تطلب هذا التغيير توقيتًا أدق بكثير للناقل، لكن هذا كان ثمنًا زهيدًا، ولتلبية هذه الاحتياجات، تم تسريع أجزاء أخرى من التصميم أيضًا.

كانت الوفورات الناتجة عن التصميم الجديد هائلة. فبينما احتوى تصميم Gold على 78 مسجلاً موزعة على 6 نوافذ، احتوى تصميم Blue على 138 مسجلاً موزعة على 8 نوافذ، كل منها تحتوي على 16 مسجلاً، بالإضافة إلى 10 متغيرات عامة. هذا التوسع في ملف المسجلات يزيد من احتمالية احتواء إجراء معين على جميع بياناته المخزنة محلياً في المسجلات، ويزيد من عمق التداخل. ومع ذلك، تطلب ملف المسجلات الأكبر عدداً أقل من الترانزستورات، وقد نفّذ تصميم Blue النهائي، الذي صُنع تحت اسم RISC II ، جميع تعليمات RISC باستخدام 40,760 ترانزستوراً فقط. ^{[ 6 ]}

كان التغيير الرئيسي الآخر هو تضمين مُوسِّع تنسيق التعليمات ، الذي يقوم بتحويل التعليمات ذات 16 بت إلى تنسيق 32 بت بشكل غير مرئي. سمح هذا بتخزين التعليمات الأصغر حجمًا، والتي عادةً ما تحتوي على مُعامل واحد أو لا تحتوي على أي مُعاملات، في الذاكرة بتنسيق 16 بت أصغر، كما سمح بتجميع تعليمتين من هذا النوع في كلمة واحدة. يتم توسيع التعليمات بشكل غير مرئي إلى إصدارات 32 بت قبل وصولها إلى وحدة الحساب والمنطق (ALU)، مما يعني عدم الحاجة إلى أي تغييرات في المنطق الأساسي. حققت هذه التقنية البسيطة تحسنًا مذهلاً بنسبة 30% في كثافة التعليمات البرمجية، مما جعل برنامجًا مطابقًا تمامًا يعمل على معالج Blue بشكل أسرع من معالج Gold نظرًا لانخفاض عدد عمليات الوصول إلى الذاكرة.NOP

أثبتت معمارية RISC II نجاحًا باهرًا في تصنيع الرقائق الإلكترونية، وفي الاختبارات تفوقت على معظم الحواسيب الصغيرة في جميع المهام تقريبًا. فعلى سبيل المثال، تراوح أداؤها بين 85% من سرعة معالج VAX و256% في مختلف أنواع الأحمال. كما تم اختبار RISC II مقارنةً بمعالج Motorola 68000 الشهير ، الذي كان يُعتبر آنذاك أفضل تطبيق تجاري لهذه المعمارية، وتفوقت عليه بنسبة تتراوح بين 140% و420%.

انتهى العمل على تصميمات RISC الأصلية مع RISC II، لكن المفهوم استمر في بيركلي. أُعيد استخدام النواة الأساسية في SOAR عام 1984، وهي في الأساس RISC مُعدّلة لتشغيل Smalltalk (بنفس الطريقة التي يُمكن بها القول أن RISC كانت تُشغّل C )، ولاحقًا في VLSI-BAM المُشابهة التي شغّلت Prolog بدلًا من Smalltalk. كما طُوّر مشروع SPUR ، وهو عبارة عن مجموعة كاملة من الرقائق اللازمة لبناء محطة عمل كاملة 32 بت .

أثّر مفهوم RISC، كما طُوّر في مشاريع Berkeley RISC و Stanford MIPS و IBM 801 ، على العديد من بنى مجموعات التعليمات التجارية في منتصف ثمانينيات القرن العشرين. طوّرت شركة Acorn Computers، بالتعاون مع شريكها في تصنيع الرقائق VLSI Technology ، ^{[ 7 ]} بنية ARM ، وبدأت بشحن أنظمة تقييم ARM المزودة بشرائح ARM من الجيل الثاني اعتبارًا من يوليو 1986، ^{[ 8 ]} ومجموعة من أجهزة الكمبيوتر المكتبية، تحمل علامة Acorn Archimedes ، والتي تم الإعلان عنها بقدرة 4 ملايين عملية حسابية في الثانية (MIPS)، اعتبارًا من 6 يونيو 1987. ^{[ 9 ]} وقدّمت شركة Hewlett Packard بنية PA-RISC الخاصة بها ، أيضًا في عام 1986، في طرازات جديدة من سلسلتي HP 3000 و HP 9000. وقامت شركة Sun Microsystems ، بالتعاون مع شريكها في تصنيع الرقائق Fujitsu ، بشحن بنية SPARC الخاصة بها ، اعتبارًا من 8 يوليو 1987، في جهاز Sun 4/260 ، وهو جهاز تم الإعلان عنه بقدرة 10 ملايين عملية حسابية في الثانية (MIPS). قامت شركة MIPS Computer Systems ، التي تأسست عام 1984 لتسويق مشروع MIPS بجامعة ستانفورد، بتطوير بنية MIPS ومعالجاتها بدءًا من معالج R2000 . واستبدلت شركة Silicon Graphics (SGI) معالجات سلسلة Motorola 68000 في محطات عملها بمعالجات MIPS، ثم استحوذت عليها لاحقًا. كما استخدمت شركة Digital Equipment Corporation معالجات MIPS في محطات عملها DECstation . وطورت شركة IBM معالج ROMP RISC، المستخدم في جهاز IBM RT PC ، وبنية POWER ، المستخدمة في سلسلة RS/6000 . وبحلول أواخر الثمانينيات، حذت معظم شركات تصنيع الرقائق الكبرى حذوها، وعملت على مشاريع مثل Motorola 88000 و Fairchild Clipper و AMD 29000. وقد تفوقت هذه الأنظمة في الأداء والكفاءة على الجيل السابق من وحدات المعالجة المركزية CISC.

في أوائل التسعينيات، شكّلت شركات آبل وآي بي إم وموتورولا تحالف AIM ، الذي طوّر بنية PowerPC ، استنادًا إلى بنية POWER من آي بي إم، حيث باعت كل من آي بي إم وموتورولا معالجات PowerPC، واستخدمتها آبل لاستبدال معالجات سلسلة موتورولا 68000 في أجهزة ماكنتوش . وكانت شركة ديجيتال إكويبمنت (DEC) قد طورت العديد من مشاريع RISC منذ أوائل الثمانينيات، واستقرت في النهاية على مشروع DEC PRISM ، لكن هذا المشروع أُلغي؛ وفي أوائل التسعينيات، أنتج مشروع لاحق معالج DEC Alpha .

في 13 فبراير 2015، قامت جمعية مهندسي الكهرباء والإلكترونيات (IEEE) بتركيب لوحة تذكارية في شركة أوراكل في سانتا كلارا. ^{[ 10 ]} نصها:

• أطلقت شركة صن مايكروسيستمز معمارية المعالج القابل للتطوير (SPARC) RISC في يوليو 1987. وبالاستناد إلى تطويرات جامعة كاليفورنيا في بيركلي لمعمارية RISC ومترجمات صن وأنظمة التشغيل، تميزت معمارية SPARC بقدرة عالية على التكيف مع التطورات المتسارعة في تقنيات أشباه الموصلات والبرمجيات والأنظمة، بالإضافة إلى تلبية احتياجات المستخدمين. وقد وفرت هذه المعمارية أعلى مستويات الأداء لمحطات العمل والخوادم القابلة للتطوير، لتلبية احتياجات مجالات الهندسة والأعمال والإنترنت والحوسبة السحابية.

تم اعتماد التقنيات التي طُوّرت لفكرة مجموعة التعليمات المُصغّرة، وبالتوازي معها، في تطبيقات وتوسعات أكثر قوة لبنية x86 التقليدية "المعقدة" . يُخصّص جزء كبير من عدد الترانزستورات في المعالجات الدقيقة الحديثة لذاكرة التخزين المؤقت الكبيرة، ومراحل خط الأنابيب المتعددة، وإرسال التعليمات فائق القياس ، وتوقع التفرعات ، وغيرها من التقنيات الحديثة التي تُطبّق بغض النظر عن بنية التعليمات. تُعدّ كمية السيليكون المُخصّصة لفك تشفير التعليمات في تطبيقات x86 الحديثة صغيرة نسبيًا، لذا أصبح التمييز بين تطبيقات المعالجات "المعقدة" ومعالجات RISC غير واضح.

• RISC-V
• باور إي إس إيه
• PA-RISC