الحاسوب التسلسلي

الحاسوب التسلسلي هو حاسوب يتميز ببنية بتية تسلسلية - أي أنه يعمل داخليًا على بت واحد أو رقم واحد لكل دورة ساعة . عادةً ما تكون الأجهزة التي تحتوي على أجهزة تخزين رئيسية تسلسلية مثل خطوط التأخير الصوتية أو المغناطيسية الانضغاطية والأجهزة المغناطيسية الدوارة حواسيب تسلسلية.

تتطلب الحواسيب التسلسلية موارد أقل بكثير من نظيراتها المتوازية على مستوى البتات ^{[ 1 ]} ، والتي تستغل التوازي على مستوى البتات لإجراء المزيد من العمليات الحسابية في كل دورة ساعة. وتتوفر نسخ حديثة من الحواسيب التسلسلية على شكل معالج دقيق برمجي ^{[ 2 ]} ، والتي يمكن استخدامها لأغراض محددة حيث يمثل حجم وحدة المعالجة المركزية القيد الرئيسي.

كان أول جهاز كمبيوتر لم يكن تسلسليًا واستخدم ناقلًا متوازيًا هو جهاز Whirlwind في عام 1951.

لا يُعدّ الحاسوب التسلسلي بالضرورة هو نفسه الحاسوب ذو البنية أحادية البت ، والذي يُمثّل مجموعة فرعية من فئة الحواسيب التسلسلية. تعمل تعليمات الحاسوب أحادي البت على بيانات تتكون من بتات مفردة، بينما يستطيع الحاسوب التسلسلي العمل على بيانات بعرض N بت، ولكنه يفعل ذلك بتًا واحدًا في كل مرة.

الآلات التسلسلية

إيدفاك (1949)
بيناك (1949)
SEAC (1950)
يونيفاك 1 (1951)
إليوت براذرز إليوت 152 (1954)
بينديكس جي-15 (1956)
LGP-30 (1956) ^{[ 3 ]}
إليوت براذرز إليوت 803 (1958)
حمار وحشي (1958)
حاسوب التوجيه D-17B (1962)
PDP-8/S ^{[ 4 ]} (1966)
حاسوب التحكم في العمليات من جنرال إلكتريك GE-PAC 4040
F-14 CADC (1970) – نقل جميع البيانات بشكل تسلسلي، ولكن داخليًا كان يعمل على العديد من البتات بالتوازي ^[⁵^]
كينباك-1 (1971)
نقطة البيانات 2200 (1971) ^{[ 6 ]}
HP-35 (1972) ^{[ 7 ]}
الآلات الحاسبة الرقمية التسلسلية القائمة على HP Saturn ^{[ 8 ]} من HP-71B (1974) إلى HP 50g (2006-2015)
شركة ناشيونال سيميكوندكتور إس سي/إم بي (1976)
فيرانتي F100-L (1977) – 16 بت ، ولكنه يستخدم وحدة حسابية منطقية تسلسلية بتية

متوازية بشكل كبير

تم بناء معظم آلات المعالجة المتوازية الضخمة المبكرة من معالجات تسلسلية فردية، بما في ذلك:

معالج المصفوفات الموزعة من ICL (1979)
جوديير إم بي بي (1983)
آلة التوصيل CM-1 (1985)
آلة التوصيل CM-2 (1987)
MasPar MP-1 (1990) – بنية 32 بت، تتم معالجتها داخليًا 4 بتات في كل مرة ^[⁹^]
ذاكرة الوصول العشوائي الحاسوبية VIRAM1 (2003)

انظر أيضاً

مراجع

↑ ويلكس، موريس فنسنت (1956). الحواسيب الرقمية الآلية . دار نشر ميثوين المحدودة / جون وايلي وأولاده. تم الاطلاع عليه بتاريخ 2012-06-06 .
↑ هاو، ريتشارد جيمس (2020) [27-06-2019]. "Bit-Serial: وحدة معالجة مركزية تسلسلية مكتوبة بلغة VHDL، مع محاكي مكتوب بلغة C." مشروع GitHub: وحدة معالجة مركزية تسلسلية . مؤرشف من الأصل بتاريخ 15-06-2022 . تم الاطلاع عليه بتاريخ 28-06-2019 .
↑ ميلر، ريموند إي. (1965). نظرية التبديل - المجلد 1: الدوائر التوافقية . المجلد 1 (الطبعة الثانية، مارس 1966، من الطبعة الأولى). جون وايلي وأولاده، الصفحات 44-47 . LCCN 65-14249 .
↑ من عام 1957 حتى الوقت الحاضر (ملف PDF) ( الطبعة السادسة). ماينارد، ماساتشوستس، الولايات المتحدة الأمريكية: شركة ديجيتال إكويبمنت . 1978 [1972]. ص 7. مؤرشف (ملف PDF) من الأصل بتاريخ 2022-03-02 . تم الاطلاع عليه بتاريخ 2021-02-06 . (1+8+87+3 صفحات)
↑ هولت، ريموند م. (1971). تصف هذه الورقة بنية وحدة المعالجة المركزية والذاكرة لنظام حاسوب بيانات الهواء المركزي (CADC) المستخدم في طائرة غرومان/البحرية المقاتلة F14A المحمولة على حاملات الطائرات (ملف PDF) . الصفحات 5، 7. AP1-26-97. مؤرشفة من الأصل (ملف PDF) بتاريخ 2017-11-04 . تم الاسترجاع بتاريخ 2017-11-04 . [...] صُمم المعالج لنقل البيانات بشكل تسلسلي في جميع أنحاء النظام. [...] وحدة المضاعف المتوازي [...] عن طريق خوارزمية متوازية [...] (26 صفحة)
↑ شريف، كين (مايو 2015). "معالج تكساس إنسترومنتس TMX 1795: المعالج الدقيق (شبه) الأول المنسي" . مؤرشف من الأصل بتاريخ 15 يونيو 2022. تم الاطلاع عليه بتاريخ 29 مايو 2020. حتى عند تشغيله بت واحد في كل مرة كحاسوب تسلسلي، كان أداء معالج Datapoint 2200 أسرع بكثير من شريحة 8008...
↑ ويتني، توماس م. (1975). "الجزء الأول: بنية الحاسوب الأساسية. / الفصل 3: مقدمة إلى الآلات الحاسبة: / 3-5. أنظمة نموذجية / هيوليت باكارد HP-35" . في: ستون، هارولد ستيوارت (محرر). مقدمة في بنية الحاسوب . سلسلة علوم الحاسوب ( الطبعة الأولى). جمعية أبحاث العلوم (SRA). الصفحات 118-135 [123-135]. ISBN 0-574-18405-8LCCN 75-14016 . ark:/13960/t8pc40t3q. رمز الطلب 13-4005 . تاريخ الاسترجاع: 29-09-2023 . صفحة 124: [...] يُعدّ HP-35 حاسوبًا تسلسليًا بالكامل. وحدة الجمع فيه من نوع BCD التسلسلي [...] يعني الهيكل التسلسلي ضرورة تخصيص مساحة أقل من الدوائر المتكاملة لخطوط الربط ووظائف البوابات، مما يُحدث مفاضلة مثيرة للاهتمام. فبنية البت التسلسلية، والرقم التسلسلي، تُعدّ بطبيعتها أبطأ بربع سرعة بنية البت المتوازية، والرقم التسلسلي [...] ولكن يمكن أحيانًا زيادة معدل الساعة الأساسي لبنية البت التسلسلية، نظرًا لإمكانية تخصيص مساحة إضافية لأجهزة متكاملة أكبر حجمًا ضرورية لزيادة السرعة. في HP-35، يقلّ زمن تنفيذ أكثر الوظائف تعقيدًا عن ثانية واحدة، بينما يسمح الهيكل التسلسلي بزيادة تعقيد الدائرة. تُنقل التعليمات في جهاز HP-35 بشكل تسلسلي من ذاكرة القراءة فقط النشطة إلى دوائر الحساب والتحكم، وإلى ذاكرات القراءة فقط الأخرى إن وجدت.
↑ سميث، إريك ل. "ضجة" (9 أغسطس 2023). "مشاكل HP-15C CE: خلل واحد، قيدان، 3 أسئلة" . متحف آلات حاسبة HP (MoHPC) . مؤرشف من الأصل في 10 أغسطس 2023. تم الاطلاع عليه في 24 سبتمبر 2023 .
↑ كولفر، جون (2014-09-05). "ماسبار: حواسيب متوازية ضخمة - 32 نواة على شريحة واحدة" . مؤرشف من الأصل في 2022-06-15 . تم الاسترجاع في 2022-06-15 .

للمزيد من القراءة

هارتلي، ريتشارد آي .؛ بارهي، كيشاب ك. (1995). الحساب الرقمي التسلسلي . سلسلة كلوير الدولية في الهندسة وعلوم الحاسوب ( الطبعة الأولى). نورويل، ماساتشوستس، الولايات المتحدة الأمريكية: دار نشر كلوير الأكاديمية . ISBN 0-7923-9573-5. SECS316.(xiv+306 صفحة)
بارهي، كيشاب ك. (أبريل 1991). "منهجية منهجية لتصميم بنى معالجة الإشارات الرقمية التسلسلية". معاملات IEEE في الدوائر والأنظمة . 38 (4): 358-375 . Bibcode : 1991ITCS...38..358P . doi : 10.1109/31.75394 .(8 صفحات)

[Wilkes_1956-1] ويلكس، موريس فنسنت (1956). الحواسيب الرقمية الآلية . دار نشر ميثوين المحدودة / جون وايلي وأولاده. تم الاطلاع عليه بتاريخ 2012-06-06 .

[Howe_2019-2] هاو، ريتشارد جيمس (2020) [27-06-2019]. "Bit-Serial: وحدة معالجة مركزية تسلسلية مكتوبة بلغة VHDL، مع محاكي مكتوب بلغة C." مشروع GitHub: وحدة معالجة مركزية تسلسلية . مؤرشف من الأصل بتاريخ 15-06-2022 . تم الاطلاع عليه بتاريخ 28-06-2019 .

[Miller_1966-3] ميلر، ريموند إي. (1965). نظرية التبديل - المجلد 1: الدوائر التوافقية . المجلد 1 (الطبعة الثانية، مارس 1966، من الطبعة الأولى). جون وايلي وأولاده، الصفحات 44-47 . LCCN 65-14249 .

[DEC_1978-4] من عام 1957 حتى الوقت الحاضر (ملف PDF) ( الطبعة السادسة). ماينارد، ماساتشوستس، الولايات المتحدة الأمريكية: شركة ديجيتال إكويبمنت . 1978 [1972]. ص 7. مؤرشف (ملف PDF) من الأصل بتاريخ 2022-03-02 . تم الاطلاع عليه بتاريخ 2021-02-06 . (1+8+87+3 صفحات)

[Holt_1971-5] هولت، ريموند م. (1971). تصف هذه الورقة بنية وحدة المعالجة المركزية والذاكرة لنظام حاسوب بيانات الهواء المركزي (CADC) المستخدم في طائرة غرومان/البحرية المقاتلة F14A المحمولة على حاملات الطائرات (ملف PDF) . الصفحات 5، 7. AP1-26-97. مؤرشفة من الأصل (ملف PDF) بتاريخ 2017-11-04 . تم الاسترجاع بتاريخ 2017-11-04 . [...] صُمم المعالج لنقل البيانات بشكل تسلسلي في جميع أنحاء النظام. [...] وحدة المضاعف المتوازي [...] عن طريق خوارزمية متوازية [...] (26 صفحة)

[Shirriff_2015-6] شريف، كين (مايو 2015). "معالج تكساس إنسترومنتس TMX 1795: المعالج الدقيق (شبه) الأول المنسي" . مؤرشف من الأصل بتاريخ 15 يونيو 2022. تم الاطلاع عليه بتاريخ 29 مايو 2020. حتى عند تشغيله بت واحد في كل مرة كحاسوب تسلسلي، كان أداء معالج Datapoint 2200 أسرع بكثير من شريحة 8008...

[Stone_1975-7] ويتني، توماس م. (1975). "الجزء الأول: بنية الحاسوب الأساسية. / الفصل 3: مقدمة إلى الآلات الحاسبة: / 3-5. أنظمة نموذجية / هيوليت باكارد HP-35" . في: ستون، هارولد ستيوارت (محرر). مقدمة في بنية الحاسوب . سلسلة علوم الحاسوب ( الطبعة الأولى). جمعية أبحاث العلوم (SRA). الصفحات 118-135 [123-135]. ISBN 0-574-18405-8LCCN 75-14016 . ark:/13960/t8pc40t3q. رمز الطلب 13-4005 . تاريخ الاسترجاع: 29-09-2023 . صفحة 124: [...] يُعدّ HP-35 حاسوبًا تسلسليًا بالكامل. وحدة الجمع فيه من نوع BCD التسلسلي [...] يعني الهيكل التسلسلي ضرورة تخصيص مساحة أقل من الدوائر المتكاملة لخطوط الربط ووظائف البوابات، مما يُحدث مفاضلة مثيرة للاهتمام. فبنية البت التسلسلية، والرقم التسلسلي، تُعدّ بطبيعتها أبطأ بربع سرعة بنية البت المتوازية، والرقم التسلسلي [...] ولكن يمكن أحيانًا زيادة معدل الساعة الأساسي لبنية البت التسلسلية، نظرًا لإمكانية تخصيص مساحة إضافية لأجهزة متكاملة أكبر حجمًا ضرورية لزيادة السرعة. في HP-35، يقلّ زمن تنفيذ أكثر الوظائف تعقيدًا عن ثانية واحدة، بينما يسمح الهيكل التسلسلي بزيادة تعقيد الدائرة. تُنقل التعليمات في جهاز HP-35 بشكل تسلسلي من ذاكرة القراءة فقط النشطة إلى دوائر الحساب والتحكم، وإلى ذاكرات القراءة فقط الأخرى إن وجدت.

[Smith_2023-8] سميث، إريك ل. "ضجة" (9 أغسطس 2023). "مشاكل HP-15C CE: خلل واحد، قيدان، 3 أسئلة" . متحف آلات حاسبة HP (MoHPC) . مؤرشف من الأصل في 10 أغسطس 2023. تم الاطلاع عليه في 24 سبتمبر 2023 .

[Culver_2014-9] كولفر، جون (2014-09-05). "ماسبار: حواسيب متوازية ضخمة - 32 نواة على شريحة واحدة" . مؤرشف من الأصل في 2022-06-15 . تم الاسترجاع في 2022-06-15 .

[ 1 ]

[ 2 ]

[ 3 ]

[ 4 ]

[

[ 6 ]

[ 7 ]

[ 8 ]

[