التوازي على مستوى البت
التوازي على مستوى البت هو شكل من أشكال الحوسبة المتوازية يعتمد على زيادة حجم كلمة المعالج . تؤدي زيادة حجم الكلمة إلى تقليل عدد التعليمات التي يجب على المعالج تنفيذها لإجراء عملية على متغيرات يزيد حجمها عن طول الكلمة. (على سبيل المثال، لنفترض أن معالجًا 8 بت عليه جمع عددين صحيحين 16 بت . يجب على المعالج أولًا جمع البتات الثمانية الأقل أهمية من كل عدد، ثم جمع البتات الثمانية الأكثر أهمية، مما يتطلب تعليمتين لإتمام عملية واحدة. بينما يستطيع معالج 16 بت إتمام العملية بتعليمة واحدة فقط).
في الأصل، كانت جميع الحواسيب الإلكترونية حواسيب تسلسلية (أحادية البت). أما أول حاسوب إلكتروني لم يكن تسلسليًا - أول حاسوب متوازي البت - فكان حاسوب ويرل ويند ذو 16 بت من عام 1951.
منذ ظهور تقنية تصنيع رقائق الحاسوب بتقنية التكامل واسع النطاق جدًا (VLSI) في سبعينيات القرن الماضي وحتى عام 1986 تقريبًا، تحققت التطورات في بنية الحاسوب من خلال زيادة التوازي على مستوى البتات، [ 1 ] حيث استُبدلت المعالجات الدقيقة ذات 4 بت بمعالجات 8 بت ، ثم 16 بت ، ثم 32 بت . وانتهى هذا التوجه عمومًا مع ظهور معالجات 32 بت، التي شكلت معيارًا في الحوسبة للأغراض العامة لعقدين من الزمن. ظهرت بنية 64 بت على نطاق واسع مع جهاز نينتندو 64 (1996)، لكنها ظلت غير شائعة بعد ذلك حتى ظهور بنية x86-64 في عام 2003 تقريبًا، ثم في عام 2014 للأجهزة المحمولة المزودة بمجموعة تعليمات ARMv8-A.
في المعالجات ذات 32 بت، يستمر عرض ناقل البيانات الخارجي في الازدياد. على سبيل المثال، تنقل ذاكرة DDR1 SDRAM 128 بت لكل دورة ساعة. بينما تنقل ذاكرة DDR2 SDRAM ما لا يقل عن 256 بت لكل دفعة.
انظر أيضاً
مراجع
- الحوسبة المتوازية