تحليل التوقيت الثابت

📅 آخر تحديث: ٢٥ يوليو ٢٠٢٦
✍️ نُشر في: ٢٥ يوليو ٢٠٢٦
الموسوعة الحرة

تحليل التوقيت الثابت ( STA ) هو أسلوب محاكاة لحساب التوقيت المتوقع لدائرة رقمية متزامنة دون الحاجة إلى محاكاة الدائرة الكاملة.

لطالما تميزت الدوائر المتكاملة عالية الأداء بتردد الساعة الذي تعمل به. ويتطلب قياس قدرة الدائرة على العمل بالسرعة المحددة القدرة على قياس تأخيرها في مراحل متعددة أثناء عملية التصميم. علاوة على ذلك، يجب دمج حساب التأخير في الحلقة الداخلية لمُحسِّنات التوقيت في مراحل مختلفة من التصميم، مثل توليف المنطق ، والتخطيط ( التحديد والتوجيه )، وفي التحسينات الموضعية التي تُجرى في المراحل الأخيرة من دورة التصميم. في حين أنه من الممكن نظريًا إجراء قياسات التوقيت هذه باستخدام محاكاة دقيقة للدائرة ، إلا أن هذا النهج قد يكون بطيئًا جدًا وغير عملي. يلعب تحليل التوقيت الثابت دورًا حيويًا في تسهيل قياس توقيت الدائرة بسرعة ودقة معقولة. ويأتي التسريع من استخدام نماذج توقيت مبسطة وتجاهل التفاعلات المنطقية في الدوائر في الغالب. [ 1 ] وقد أصبح هذا ركيزة أساسية في التصميم على مدى العقود القليلة الماضية.

استند أحد أقدم وصف لنهج التوقيت الثابت إلى أسلوب تقييم ومراجعة البرامج (PERT)، في عام 1966. [ 2 ] ظهرت نسخ وخوارزميات أكثر حداثة في أوائل الثمانينيات. [ 3 ] [ 4 ] [ 5 ]

غاية

في النظام الرقمي المتزامن ، يُفترض أن تتحرك البيانات بتزامن تام، متقدمةً مرحلةً واحدةً مع كل نبضة من إشارة الساعة . ويتم تحقيق ذلك بواسطة عناصر التزامن مثل القلابات أو الدوائر المنطقية ، التي تنسخ مدخلاتها إلى مخرجاتها عند تلقيها إشارة الساعة. ولا يوجد سوى نوعين من أخطاء التوقيت في هذا النظام:

  • يحدث انتهاك الحد الأقصى للوقت عندما تصل الإشارة متأخرة جدًا، وتفوت الوقت المحدد لتقدمها. تُعرف هذه الانتهاكات عادةً باسم انتهاكات/فحوصات الإعداد، وهي في الواقع مجموعة فرعية من انتهاكات الحد الأقصى للوقت التي تتضمن تحولًا دوريًا على المسارات المتزامنة.
  • يحدث انتهاك الحد الأدنى للوقت عندما تتغير إشارة الإدخال بعد فترة وجيزة جدًا من انتقال الساعة النشط. تُعرف هذه الانتهاكات عادةً باسم انتهاكات/فحوصات التثبيت، وهي في الواقع مجموعة فرعية من انتهاكات الحد الأدنى للوقت في المسار المتزامن.

قد يختلف وقت وصول الإشارة لأسباب عديدة. فقد تختلف بيانات الإدخال، وقد تؤدي الدائرة عمليات مختلفة، وقد تتغير درجة الحرارة والجهد، كما توجد اختلافات في التصنيع في البنية الدقيقة لكل جزء.

قبل تطوير تحليل التوقيت الثابت، كانت معدلات الساعة المسموح بها للنظام تُحدد بطريقة تجريبية. كان المهندسون يخمنون المسارات الأطول (نظرًا لكثرة المسارات التي يصعب تقييمها بشكل شامل)، ويكتبون متجهات اختبار تُفعّل هذا المسار، ثم يتحققون من تقديراتهم باختبار الرقاقات لمعرفة أقصى سرعة تشغيل لها. كان لهذا الإجراء عدة عيوب، منها أن المسار الحرج المقترح قد لا يكون حقيقيًا، وصعوبة مراعاة اختلافات التصنيع، وعدم وجود آلية للتحقق من قيود زمن التثبيت. يُعالج تحليل التوقيت الثابت هذه المشكلات.

يتمثل الهدف الرئيسي لتحليل التوقيت الثابت في التحقق من أنه بالرغم من هذه الاختلافات المحتملة، فإن جميع الإشارات لن تصل مبكراً جداً أو متأخراً جداً، وبالتالي يمكن ضمان التشغيل السليم للدائرة. وبما أن تحليل التوقيت الثابت قادر على التحقق من كل مسار، فإنه يستطيع اكتشاف مشاكل أخرى مثل الأعطال ، وبطء المسارات، وانحراف الساعة .

التعريفات

الأساسيات

  • يُعرَّف المسار الحرج بأنه المسار بين المدخل والمخرج الذي يُحدث أقصى تأخير. بعد حساب توقيت الدائرة باستخدام إحدى التقنيات المذكورة أدناه، يُمكن تحديد المسار الحرج بسهولة باستخدام طريقة التتبع العكسي . يُساعد تحديد المسارات الحرجة على تقدير أسوأ حالة توقيت للدائرة، مما يضمن عدم التقليل من تقدير توقيتها.
  • وقت وصول الإشارة هو الزمن المنقضي لوصولها إلى نقطة معينة. غالبًا ما يُعتبر الوقت المرجعي، أو الزمن 0.0، هو وقت وصول إشارة الساعة. في بعض الأحيان، يُمكن استخدام وقت وصول إشارة دخل موجب لنمذجة بعض التأثيرات، مثل تأخيرات منافذ الإدخال. [ 6 ] لحساب وقت الوصول، يلزم حساب تأخير جميع المكونات في المسار. عادةً ما تُحفظ أوقات الوصول، ومعظم الأوقات في تحليل التوقيت، على شكل زوج من القيم - أقرب وقت ممكن لتغير الإشارة، وأبعد وقت ممكن.
  • مفهوم آخر مفيد هو الوقت المطلوب . وهو آخر وقت يمكن أن تصل فيه الإشارة دون أن تطول دورة الساعة عن المدة المطلوبة. يتم حساب الوقت المطلوب كما يلي: عند كل مخرج رئيسي، تُحدد الأوقات المطلوبة للصعود والهبوط وفقًا للمواصفات المُقدمة للدائرة. بعد ذلك، يتم إجراء مسح طوبولوجي عكسي، بمعالجة كل بوابة عندما تكون الأوقات المطلوبة معروفة عند جميع منافذها.
  • يمثل التباطؤ المرتبط بكل وصلة الفرق بين الوقت المطلوب ووقت الوصول. يشير التباطؤ الموجب (s) عند عقدة ما إلى إمكانية زيادة وقت الوصول عند تلك العقدة بمقدار (s ) دون التأثير على التأخير الكلي للدائرة. في المقابل، يشير التباطؤ السالب إلى أن المسار بطيء للغاية، ويجب تسريع المسار (أو تأخير إشارة المرجع) لكي تعمل الدائرة بأكملها بالسرعة المطلوبة.

مشكلة المسار الخاطئ

في تحليل التوقيت الزمني (STA)، يتضمن تحديد المسار الحرج تحليل أطول مسار طوبولوجي عبر شبكة منطقية. مع ذلك، ليست كل المسارات الطوبولوجية قابلة للتنفيذ وظيفيًا، إذ قد لا يتم تفعيل بعضها أبدًا بواسطة أي مجموعة إدخال صحيحة. تُعرف هذه المسارات بالمسارات الزائفة ، وإذا لم يتم استبعادها، فقد تؤدي إلى المبالغة في تقدير التأخيرات الزمنية.

يمكن تصنيف المسارات الخاطئة إلى مسارات أحادية الدورة ومسارات متعددة الدورات . [ 7 ] لا يتطلب المسار متعدد الدورات انتقال البيانات خلال دورة ساعة واحدة. على سبيل المثال، غالبًا ما تستغرق إشارات التحكم، مثل إشارة إعادة الضبط، عدة دورات لإتمام وظيفتها. [ 8 ] إذا تم التعامل مع هذه الإشارات بشكل خاطئ كجزء من المسار الحرج، فقد تُشوّه نتائج التوقيت من خلال اقتراح متطلبات توقيت أكثر صرامة من اللازم.

نماذج التأخير

تُحدد نماذج التأخير زمن انتشار الإشارات في البوابات المنطقية بالدوائر الرقمية. وفي سياق تحليل التوقيت الثابت (STA)، تُعد نماذج التأخير أساسية لتقدير أوقات وصول الإشارات والتحقق من قيود التوقيت. ونظرًا لأن الدوائر المتكاملة الحديثة قد تحتوي على ملايين البوابات، ينبغي أن تُوازن نماذج التأخير بين الكفاءة الحسابية ودقة النمذجة. ومن نماذج التأخير الشائعة المستخدمة في تحليل التوقيت الثابت ما يلي:

  • تأخيرات الوحدة
  • تأخير مستمر
  • تأخير بين الأطراف
  • زوايا خاصة
  • التأخير الإحصائي

النماذج الأساسية

يفترض نموذج التأخير الوحدوي أن لكل بوابة تأخيرًا ثابتًا مقداره وحدة زمنية واحدة. هذا هو أبسط تجريد، ويُستخدم عادةً في المراحل المبكرة من التحقق من صحة التصميم أو لأغراض تعليمية، حيث تُعطى الأولوية لبساطة النموذج على حساب دقته.

يُخصص نموذج التأخير الثابت فترات تأخير ثابتة لكل نوع من أنواع البوابات المنطقية . وعلى عكس نموذج التأخير الأحادي، فإنه يعكس الاختلافات في سلوك البوابات، ويمكن تكييفه لتحليل التوقيت المعتمد على التقنية أو غير المعتمد عليها. [ 9 ] [ 10 ] ولا يزال هذا النموذج من أكثر النماذج استخدامًا في الدراسات الأكاديمية والأدوات التجارية على حد سواء، نظرًا لبساطته وسهولة تطبيقه.

تحدد نماذج التأخير بين الأطراف زمن التأخير بين أطراف الإدخال والإخراج المحددة للخلية. يتيح هذا النهج تقدير التوقيت دون الحاجة إلى قوائم توصيل تفصيلية على مستوى البوابات، مما يحسن سرعة المحاكاة ومرونة النمذجة. كما يفصل التأخير بين الأطراف تحليل التوقيت عن تنفيذ الدائرة الأساسية، مما يجعله مناسبًا للتوليف عالي المستوى وتمثيلات التصميم المجردة. [ 11 ]

زوايا خاصة

تؤثر تغيرات العملية والجهد ودرجة الحرارة (PVT) بشكل كبير على تأخيرات البوابات. تمثل النماذج القائمة على زوايا PVT التأخيرات في ظل ظروف قاسية (مثل أسوأ حالات بطء العملية وانخفاض الجهد) لضمان المتانة. تمثل كل زاوية مجموعة محددة من معلمات PVT. تقيّم أدوات التحليل الزمني الثابت (STA) التوقيت عبر زوايا متعددة لضمان الأداء الصحيح في جميع ظروف التشغيل المتوقعة.

في كثير من الأحيان، يرغب المصممون في اختبار تصميمهم في ظل ظروف متعددة. يعتمد سلوك الدائرة الإلكترونية غالبًا على عوامل مختلفة في بيئتها، مثل درجة الحرارة أو تغيرات الجهد المحلي. في هذه الحالة، إما أن يتم إجراء تحليل التوقيت الثابت (STA) لأكثر من مجموعة واحدة من هذه الظروف، أو أن يكون تحليل التوقيت الثابت (STA) مُهيأً للعمل مع نطاق من التأخيرات المحتملة لكل مكون، بدلاً من قيمة واحدة.

باستخدام التقنيات المناسبة، يتم تحديد أنماط تغيرات الظروف وتسجيل حالاتها القصوى. يمكن تسمية كل حالة قصوى بـ"زاوية" . يمكن اعتبار الحالات القصوى في خصائص الخلية "زوايا العملية والجهد ودرجة الحرارة (PVT)"، بينما يمكن اعتبار الحالات القصوى في خصائص الشبكة "زوايا الاستخراج". يُشار إلى كل نمط مُركّب من زوايا استخراج PVT بـ"زاوية التوقيت"، حيث يُمثل نقطة يكون عندها التوقيت في أقصى حالاته. إذا كان التصميم يعمل عند كل حالة قصوى، فإنه بافتراض سلوك رتيب ، يكون التصميم مؤهلاً أيضًا لجميع النقاط الوسيطة.

يُعاني استخدام الزوايا في تحليل التوقيت الثابت من عدة قيود. فقد يكون متفائلاً أكثر من اللازم، إذ يفترض تتبعًا مثاليًا: فإذا كانت إحدى البوابات سريعة، يُفترض أن جميع البوابات سريعة، أو إذا كان الجهد منخفضًا لإحدى البوابات، فإنه يكون منخفضًا أيضًا لجميع البوابات الأخرى. وقد تكون الزوايا أيضًا متشائمة أكثر من اللازم، لأن أسوأ حالة زاوية قد لا تحدث إلا نادرًا. ففي الدائرة المتكاملة، على سبيل المثال، قد لا يكون من النادر وجود طبقة معدنية واحدة عند الطرف الرقيق أو السميك من نطاقها المسموح به، ولكن من النادر جدًا أن تكون جميع الطبقات العشر عند الحد نفسه، نظرًا لتصنيعها بشكل مستقل. يستبدل تحليل التوقيت الثابت الإحصائي التأخيرات بالتوزيعات، والتتبع بالارتباط، ويُقدم نهجًا أكثر تطورًا لنفس المشكلة.

التأخير الإحصائي

تفترض نماذج التأخير التقليدية (الحتمية) قيمًا ثابتة، ما يعجز عن رصد التباينات التي تحدث في عملية تصنيع الرقاقة. ويمكن لهذه التباينات أن تؤثر بشكل كبير على التوقيت، لا سيما في تقنيات التصنيع المتقدمة. تعالج نماذج التأخير الإحصائية هذه المشكلة من خلال تمثيل التأخيرات باستخدام معايير إحصائية كالمتوسط ​​والتباين. وهذا يُمكّن من إجراء تحليل أكثر واقعية لمسارات التوقيت في أسوأ الحالات وفي الحالات النموذجية. [ 12 ] يُقدّم تحليل التوقيت الإحصائي الثابت (SSTA) مزيدًا من التفاصيل حول نماذج التأخير الإحصائية. [ 13 ]

أبرز تقنيات التحليل الإحصائي للأحداث

في تحليل التوقيت الثابت، تشير كلمة "ثابت" إلى أن هذا التحليل يُجرى بطريقة مستقلة عن المدخلات، ويهدف إلى إيجاد أسوأ تأخير ممكن للدائرة الكهربائية في جميع تركيبات المدخلات الممكنة. وقد أدت الكفاءة الحسابية (الخطية بالنسبة لعدد الحواف في الرسم البياني) لهذا النهج إلى انتشاره الواسع، على الرغم من وجود بعض القيود. تُستخدم طريقة تُعرف باسم PERT بشكل شائع في تحليل التوقيت الثابت. ومع ذلك، فإن تسمية PERT غير دقيقة، إذ أن ما يُسمى بطريقة PERT في معظم المراجع المتعلقة بتحليل التوقيت يشير إلى طريقة المسار الحرج (CPM) [ 14 ] المستخدمة على نطاق واسع في إدارة المشاريع. وبينما تُعد الطرق القائمة على CPM هي السائدة حاليًا، فقد استخدمت العديد من محللات التوقيت طرقًا أخرى لاجتياز رسوم بيانية للدوائر، مثل البحث العميق أولًا .

تحليل توقيت الواجهة

ترتبط العديد من المشكلات الشائعة في تصميم الرقائق بتوقيت التداخل بين مكونات التصميم المختلفة. وقد تنشأ هذه المشكلات نتيجةً لعدة عوامل، منها عدم اكتمال نماذج المحاكاة، ونقص حالات الاختبار اللازمة للتحقق من توقيت التداخل، ومتطلبات التزامن، ومواصفات التداخل غير الصحيحة، وعدم فهم المصمم للمكون المُقدَّم كـ"صندوق أسود". توجد أدوات تصميم بمساعدة الحاسوب (CAD) متخصصة مصممة خصيصًا لتحليل توقيت التداخل، كما توجد أدوات CAD محددة للتحقق من توافق تنفيذ التداخل مع المواصفات الوظيفية (باستخدام تقنيات مثل فحص النموذج ).

انظر أيضاً

ملحوظات

  1. ↑ كورتاديلا، جوردي (30 يناير 2017). أتمتة التصميم الإلكتروني لتنفيذ الدوائر المتكاملة، وتصميم الدوائر، وتكنولوجيا العمليات (  الطبعة الثانية). بوكا راتون: مطبعة سي آر سي. ص  134. ISBN 9781315215112.
  2. ↑ كيركباتريك، تي آي وكلارك، إن آر (1966). "تقنية تقييم ومراجعة البرامج كأداة مساعدة في تصميم المنطق" . مجلة آي بي إم للبحوث والتطوير . 10 (2). شركة آي بي إم: 135-141 . doi : 10.1147/rd.102.0135 .
  3. ↑ ماك ويليامز، تي إم (1980). "التحقق من قيود التوقيت على الأنظمة الرقمية الكبيرة" (ملف PDF) . أتمتة التصميم، 1980. المؤتمر السابع عشر حول . معهد مهندسي الكهرباء والإلكترونيات. الصفحات 139-147 . 
  4. ↑ ج. مارتن؛ ج. بيري؛ ت. ليتل؛ د. ماكاي؛ ج. مكفيان؛ د. تومسيت؛ ل. ويستون (1981). "نظام مساعدات تصميم متكامل للدوائر المتكاملة واسعة النطاق". مجلة الإلكترونيات الدقيقة . 12 (4): 18-22 . doi : 10.1016/S0026-2692(81)80259-5 .
  5. ↑ هيتشكوك، ر.؛ سميث، ج. ل.؛ تشينغ، د. د. (1982). "تحليل توقيت أجهزة الحاسوب". مجلة آي بي إم للبحوث والتطوير . 26 (1). آي بي إم: 100-105 . CiteSeerX 10.1.1.83.2093 . doi : 10.1147/rd.261.0100 . 
  6. ↑ دي ميشيلي، جيوفاني (1994). توليف وتحسين الدوائر الرقمية . سلسلة ماكجرو هيل في الهندسة الكهربائية وهندسة الحاسوب، الإلكترونيات ودوائر VLSI. نيويورك، نيويورك: ماكجرو هيل. ISBN 978-0-07-016333-1.
  7. ↑ يانغ، كاي؛ تشنغ، كوانغ-تينغ (24 يناير 2006). "تحديد فعال للمسار الخاطئ متعدد الدورات" . وقائع مؤتمر أتمتة التصميم في آسيا وجنوب المحيط الهادئ لعام 2006 - ASP-DAC '06 . يوكوهاما، اليابان: مطبعة IEEE. الصفحات 360-365 . doi : 10.1145/1118299.1118390 . ISBN  978-0-7803-9451-3.
  8. ↑ ويست، نيل؛ هاريس، ديفيد (10 مارس 2010). تصميم الدوائر المتكاملة بتقنية CMOS VLSI: منظور الدوائر والأنظمة (الطبعة الرابعة ). الولايات المتحدة الأمريكية: شركة أديسون-ويسلي للنشر. ISBN  978-0-321-54774-3.
  9. ↑ جمعية مهندسي الكهرباء والإلكترونيات (IEEE)، محررة. (2011). المؤتمر الدولي المشترك لعام 1995 بين IEEE وACM حول التصميم بمساعدة الحاسوب: ملخص الأوراق التقنية: 5-9 نوفمبر 1995، سان خوسيه، كاليفورنيا . لوس ألاميتوس، كاليفورنيا: مطبعة جمعية مهندسي الكهرباء والإلكترونيات (IEEE). رقم ISBN 978-0-8186-7213-2.
  10. ↑ ساذرلاند، إيفان إي.؛ سبرول، روبرت إف. (1 أبريل 1991). "الجهد المنطقي: تصميم سريع في وقت قصير" . وقائع مؤتمر جامعة كاليفورنيا/سانتا كروز لعام 1991 حول البحوث المتقدمة في VLSI . كامبريدج، ماساتشوستس، الولايات المتحدة الأمريكية: مطبعة معهد ماساتشوستس للتكنولوجيا. الصفحات 1-16 . ISBN  978-0-262-19308-5.
  11. ↑ موندن، ريتشارد (2005). التحقق من صحة الدوائر المتكاملة الخاصة بالتطبيقات (ASIC) ومصفوفات البوابات المنطقية القابلة للبرمجة (FPGA): دليل لنمذجة المكونات . سلسلة مورغان كوفمان في أنظمة السيليكون. أمستردام، بوسطن: إلسيفير، مورغان كوفمان للنشر. ISBN 978-0-12-510581-1.
  12. ↑ بلاو، ديفيد؛ تشوبرا، كافيراي؛ سريفاستافا، أشيش؛ شيفر، لو (21 مارس 2008). "تحليل التوقيت الإحصائي: من المبادئ الأساسية إلى أحدث التقنيات". معاملات IEEE في التصميم بمساعدة الحاسوب للدوائر والأنظمة المتكاملة . 27 (4): 589-607 . Bibcode : 2008ITCAD..27..589B . doi : 10.1109/TCAD.2007.907047 . ISSN 1937-4151 . 
  13. ↑ بلاو، ديفيد ، وكافيراج تشوبرا، وأشيش سريفاستافا، ولو شيفر (2008). "تحليل التوقيت الإحصائي: من المبادئ الأساسية إلى أحدث التقنيات". معاملات IEEE في التصميم بمساعدة الحاسوب للدوائر والأنظمة المتكاملة . 27 (4): 589-607 . Bibcode : 2008ITCAD..27..589B . doi : 10.1109/TCAD.2007.907047 . S2CID 14564348 . {{cite journal}}: صيانة CS1: أسماء متعددة: قائمة المؤلفين ( رابط )
  14. ↑ كيلي، جيمس؛ ووكر، مورغان. تخطيط وجدولة المسار الحرج . وقائع مؤتمر الحاسوب المشترك الشرقي لعام 1959.

مراجع

  • دليل أتمتة التصميم الإلكتروني للدوائر المتكاملة ، من تأليف لافاجنو ومارتن وشيفر، رقم ISBN 0-8493-3096-3دراسة استقصائية للمجال. هذه المقالة مستقاة من المجلد الثاني، الفصل الثامن، "تحليل التوقيت الثابت" بقلم ساشين ساباتنيكار، بإذن منه.
  • تحليل التوقيت الثابت لتصميمات النانومتر ، بقلم ر. تشادها وج. بهاسكر، رقم ISBN 978-0-387-93819-6سبرينغر، 2009.