عملية 5 نانومتر

أصبحت تأثيرات النفق الكمومي عبر طبقة أكسيد البوابة في ترانزستورات  "7 نانومتر" و"5  نانومتر" أكثر صعوبة في التحكم بها باستخدام عمليات أشباه الموصلات الحالية. ^{[ 7 ]} وقد عرض باحثون أجهزة الترانزستور الأحادي التي يقل حجمها عن 7 نانومتر لأول مرة في أوائل العقد الأول من القرن الحادي والعشرين. وفي عام 2002، قام فريق بحثي من شركة IBM ، ضم بروس دوريس، وعمر دوكوماسي، وميكي إيونغ، وأندا موكوتا، بتصنيع ترانزستور MOSFET من السيليكون على العازل (SOI) بحجم 6 نانومتر . ^{[ 8 ] [ 9 ]} 

في عام 2003، قام فريق بحث ياباني في شركة NEC ، بقيادة هيتوشي واكاباياشي وشيغيهارو ياماغامي، بتصنيع أول  ترانزستور MOSFET بتقنية 5 نانومتر. ^{[ 10 ] [ 11 ]}

في عام 2015، قامت شركتا IMEC و Cadence  بتصنيع رقائق اختبارية بتقنية 5 نانومتر. لم تكن هذه الرقائق أجهزةً وظيفيةً بالكامل، وإنما كانت مخصصةً لتقييم تصميم طبقات التوصيل البيني . ^{[ 12 ] [ 13 ]}

في عام 2015، وصفت شركة إنتل مفهوم الترانزستور ذي السلك النانوي الجانبي (أو البوابة المحيطة)  لعقدة "5 نانومتر". ^{[ 14 ]}

في عام 2017، كشفت شركة IBM عن ابتكارها لرقائق سيليكون بتقنية  "5 نانومتر" ^{[ 15 ]} ، باستخدام صفائح نانوية من السيليكون في تصميم بوابة محيطة (GAAFET)، وهو ما يُعدّ خروجًا عن تصميم FinFET التقليدي . تتكون ترانزستورات GAAFET المستخدمة من 3 صفائح نانوية مكدسة فوق بعضها، ومغطاة بالكامل ببوابة واحدة، تمامًا كما هو الحال في ترانزستورات FinFET التي تحتوي عادةً على عدة زعانف متجاورة تُشكّل وحدة كهربائية واحدة ومغطاة بالكامل ببوابة واحدة. بلغت مساحة رقاقة IBM 50 مم² ^، واحتوت على 600 مليون ترانزستور لكل مم² ^، أي ما مجموعه 30 مليار ترانزستور (1667 ^{نانومتر²} لكل ترانزستور أو 41 نانومتر المسافة الفعلية بين الترانزستورات). ^{[ 16 ] [ 17 ]}   

في أبريل 2019، أعلنت سامسونج للإلكترونيات أنها بدأت بتقديم  أدوات عملية "5 نانومتر" (5LPE) لعملائها منذ الربع الأخير من عام 2018. ^{[ 18 ]} وفي أبريل 2019 أيضًا، أعلنت TSMC أن  عملية "5 نانومتر" (CLN5FF، N5) قد بدأت الإنتاج التجريبي، وأن مواصفات تصميم الرقاقة الكاملة متاحة الآن للعملاء المحتملين. تستطيع عملية N5 استخدام تقنية الطباعة الحجرية فوق البنفسجية القصوى (EUVL) على ما يصل إلى 14 طبقة، مقارنةً بـ 5 أو 4 طبقات فقط في عمليتي N6 وN7++. ^{[ 19 ]}  وبالنسبة لخطوة المعدن الدنيا المتوقعة البالغة 28 نانومتر، تُعد تقنية SALELE أفضل طريقة مُقترحة للنقش. ^{[ 20 ]}

بدأت سامسونج، في عملية تصنيعها بتقنية "5  نانومتر"، بتخفيف عيوب التصنيع من خلال الفحص والإصلاح الآليين، وذلك بسبب حدوث عيوب عشوائية في طبقات المعدن والوصلات. ^{[ 21 ]}

في أكتوبر 2019، أفادت التقارير أن شركة TSMC بدأت بتصنيع عينات من معالجات A14 بتقنية 5  نانومتر لصالح شركة Apple . ^{[ 22 ]} وفي مؤتمر IEEE IEDM لعام 2020، أعلنت TSMC أن  كثافة معالجاتها بتقنية 5 نانومتر أعلى بمقدار 1.84 مرة من كثافة  معالجاتها بتقنية 7 نانومتر. ^{[ 23 ]} وفي مؤتمر IEDM 2019، كشفت TSMC عن نسختين من معالجات 5  نانومتر، نسخة DUV بخلايا ذات 5.5 مسار، ونسخة EUV (رسمية) بخلايا ذات 6 مسارات. ^{[ 24 ] [ 25 ]}

في ديسمبر 2019، أعلنت شركة TSMC عن متوسط ​​إنتاجية يبلغ حوالي 80%، مع ذروة إنتاجية تتجاوز 90% لكل رقاقة  لرقائق الاختبار "5 نانومتر" بحجم 17.92  مم² ^{. [ 26 ]} وفي منتصف عام 2020 ، زعمت TSMC أن عملية "5 نانومتر" (N5)  توفر كثافة أعلى بمقدار 1.8 مرة من  عملية "7 نانومتر" (N7)، مع تحسين في السرعة بنسبة 15% أو انخفاض في استهلاك الطاقة بنسبة 30%؛ كما زعمت أن نسخة فرعية محسّنة (N5P أو N4) تتفوق على N5 بزيادة في السرعة بنسبة 5% أو انخفاض في استهلاك الطاقة بنسبة 10%. ^{[ 27 ]}

في 13 أكتوبر 2020، أعلنت آبل عن سلسلة هواتف آيفون 12 الجديدة المزودة بمعالج A14 . إلى جانب سلسلة هواتف هواوي ميت 40 المزودة بمعالج هاي سيليكون كيرين 9000 ، كان معالج A14 ومعالج كيرين 9000 أول الأجهزة التي طُرحت تجاريًا بتقنية تصنيع 5  نانومتر من شركة TSMC. لاحقًا، في 10 نوفمبر 2020، كشفت آبل أيضًا عن ثلاثة طرازات جديدة من أجهزة ماك مزودة بمعالج آبل M1 ، وهو شريحة أخرى بتقنية 5  نانومتر. ووفقًا لموقع Semianalysis، تبلغ كثافة الترانزستورات في معالج A14 134 مليون ترانزستور لكل مليمتر ^مربع . ^{[ 28 ]}

في أكتوبر 2021، كشفت شركة TSMC عن عضو جديد في  عائلة معالجاتها بتقنية "5 نانومتر": N4P. بالمقارنة مع N5، قدمت هذه التقنية أداءً أعلى بنسبة 11% (أعلى بنسبة 6% مقارنةً بـ N4)، وكفاءة طاقة أعلى بنسبة 22%، وكثافة ترانزستورات أعلى بنسبة 6%، وعدد أقنعة أقل. وتوقعت TSMC طرح أولى الرقائق في النصف الثاني من عام 2022. ^{[ 29 ] [ 30 ]}

في ديسمبر 2021، أعلنت شركة TSMC عن عضو جديد في  عائلة معالجاتها "5 نانومتر" المصممة لتطبيقات الحوسبة عالية الأداء: N4X. تميزت هذه المعالجة بتصميم وبنية محسّنة للترانزستورات، ومقاومة وسعة منخفضة للطبقات المعدنية المستهدفة، ومكثفات MiM عالية الكثافة. كان من المتوقع في ذلك الوقت أن...توفر أداءً أعلى بنسبة تصل إلى 15% مقارنةً بـ N5 (أو بنسبة تصل إلى 4% مقارنةً بـ N4P) عند جهد 1.2  فولت وجهد تغذية يتجاوز 1.2  فولت. وقد صرحت شركة TSMC في ذلك الوقت أنها تتوقعمن المقرر أن تدخل N4X مرحلة إنتاج المخاطر بحلول النصف الأول من عام 2023. ^{[ 31 ] [ 32 ] [ 33 ]}

في يونيو 2022، كشفت إنتل عن بعض التفاصيل المتعلقة بتقنية Intel 4 (المعروفة باسم "7  نانومتر" قبل تغيير اسمها في 2021): وهي أول تقنية من الشركة تستخدم تقنية الطباعة الحجرية فوق البنفسجية المتطرفة (EUV)، وتتميز بكثافة ترانزستورات أعلى بمرتين مقارنةً بتقنية Intel 7 (المعروفة باسم "10  نانومتر" ESF (الزعانف الفائقة المحسّنة) قبل تغيير اسمها)، واستخدام النحاس المطلي بالكوبالت لأدق خمس طبقات من التوصيلات البينية، وأداء أعلى بنسبة 21.5% عند استهلاك الطاقة المتساوي أو استهلاك طاقة أقل بنسبة 40% عند تردد ثابت عند 0.65 فولت مقارنةً بتقنية Intel 7، إلخ. وكان أول منتج من إنتل يُصنع بتقنية Intel 4 هو Meteor Lake، الذي بدأ تشغيله في الربع الثاني من عام 2022 وكان من المقرر شحنه في عام 2023. ^{[ 34 ]} تتميز تقنية Intel 4 بمسافة بين بوابات التلامس تبلغ 50  نانومتر، ومسافة بين الزعانف والحد الأدنى للمسافة بين المعدن تبلغ 30  نانومتر، وارتفاع مكتبة يبلغ 240  نانومتر. زادت سعة المكثف المعدني-العازل-المعدني إلى 376 فمتوفاراد/ميكرومتر مربع، أي ما يقارب ضعف سعة معالج Intel 7. ^{[ 35 ]} تم تحسين هذه العملية لتطبيقات الحوسبة عالية الأداء، ودعمت جهدًا يتراوح من أقل من 0.65 فولت إلى أكثر من 1.3 فولت. وقدّرت WikiChip كثافة الترانزستورات لمعالج Intel 4 بـ 123.4 مليون ترانزستور/مم²، أي بزيادة قدرها 2.04 ضعف عن 60.5 مليون ترانزستور/مم² لمعالج Intel 7. ومع ذلك، لم يزد حجم خلية SRAM عالية الكثافة إلا بمقدار 0.77 ضعف (من 0.0312 إلى 0.024 ميكرومتر مربع)، بينما زاد حجم الخلية عالية الأداء بمقدار 0.68 ضعف (من 0.0441 إلى 0.03 ميكرومتر مربع) مقارنةً بمعالج Intel 7. ^{[ 36 ]}

في 27 سبتمبر 2022، أطلقت AMD رسميًا سلسلة معالجات Ryzen 7000 المركزية، المبنية على تقنية TSMC N5 وبنية Zen 4 الدقيقة. ^{[ 37 ]} مثّلت Zen 4 أول استخدام لتقنية 5  نانومتر في معالجات سطح المكتب القائمة على معمارية x86. وفي ديسمبر 2022، أطلقت AMD أيضًا سلسلة معالجات الرسومات Radeon RX 7000 المبنية على معمارية RDNA 3 ، والتي استخدمت بدورها تقنية TSMC N5. ^{[ 38 ]}

في 26 أغسطس 2024، قدمت شركة IBM معالج Telum II الخاص بها، والذي يعتمد على عملية تصنيع سامسونج بتقنية 5  نانومتر.

في 11 ديسمبر 2025، أعلنت TechInsights أنه بعد تحليل معالج Kirin 9030 الذي يشغل هاتف Huawei Mate 80 Pro Max الذكي، فقد أكدت أن معالج Kirin 9030 يتم تصنيعه باستخدام عملية N+3 من SMIC، وهي "تطور مصغر" لعملية SMIC من  فئة 7 نانومتر، وتشير إلى أن SMIC تقترب من "  عقدة مكافئة حقيقية لـ 5 نانومتر بدون طباعة ضوئية EUV". ^{[ 39 ]}