ترانزستور تأثير المجال الزعنفي

📅 آخر تحديث: ٢٣ يوليو ٢٠٢٦
✍️ نُشر في: ٢٣ يوليو ٢٠٢٦
📷 يحتوي على 2 صور
الموسوعة الحرة
جهاز FinFET ذو البوابة المزدوجة

ترانزستور تأثير المجال ذو الزعانف ( FinFET ) هو جهاز متعدد البوابات ، وهو عبارة عن ترانزستور تأثير المجال المعدني-الأكسيدي-شبه الموصلي ( MOSFET ) مبني على ركيزة حيث يتم وضع البوابة على جانبين أو ثلاثة أو أربعة جوانب من القناة أو لفها حول القناة (البوابة من جميع الجوانب)، مما يشكل بنية مزدوجة أو حتى متعددة البوابات. تم إعطاء هذه الأجهزة الاسم العام "FinFETs" لأن منطقة المصدر/الصرف تشكل زعانف على سطح السيليكون. تتمتع أجهزة FinFET بأوقات تبديل أسرع بشكل ملحوظ وكثافة تيار أعلى من تقنية CMOS (المكمل المعدني-الأكسيدي-شبه الموصلي) المستوية . [1]

FinFET هو نوع من الترانزستورات غير المستوية ، أو الترانزستورات "ثلاثية الأبعاد". [2] وهو الأساس لتصنيع أجهزة أشباه الموصلات النانوية الإلكترونية الحديثة . تم تسويق الرقائق الدقيقة التي تستخدم بوابات FinFET لأول مرة في النصف الأول من عام 2010، وأصبحت تصميم البوابة السائد في عقد المعالجة 14 نانومتر و 10 نانومتر و 7 نانومتر .

من الشائع أن يحتوي ترانزستور FinFET واحد على عدة زعانف مرتبة جنبًا إلى جنب وكلها مغطاة بنفس البوابة، والتي تعمل كهربائيًا كواحدة. يمكن تغيير عدد الزعانف لضبط قوة المحرك والأداء، [3] مع زيادة قوة المحرك مع زيادة عدد الزعانف. [4]

تاريخ

تم اقتراح مفهوم الترانزستور الرقيق ثنائي البوابة (TFT) بواسطة HR Farrah ( Bendix Corporation ) و RF Steinberg في عام 1967. [5] تم اقتراح MOSFET ثنائي البوابة لاحقًا بواسطة Toshihiro Sekigawa من مختبر الكهروتقنية (ETL) في براءة اختراع عام 1980 تصف ترانزستور XMOS المستوي. [6] صنع Sekigawa ترانزستور XMOS مع Yutaka Hayashi في ETL في عام 1984. لقد أثبتوا أنه يمكن تقليل تأثيرات القناة القصيرة بشكل كبير عن طريق وضع جهاز سيليكون على عازل (SOI) مستنفد بالكامل بين قطبين بوابة متصلين معًا. [7] [8]

كان أول نوع من ترانزستور FinFET يسمى ترانزستور "ترانزستور القناة الهزيلة المستنفدة" (DELTA)، والذي تم تصنيعه لأول مرة في اليابان بواسطة ديج هيساموتو وتورو كاجا ويوشيفيومي كاواموتو وإيجي تاكيدا من مختبر هيتاشي المركزي للأبحاث في عام 1989. [7] [9] [10] يمكن لبوابة الترانزستور أن تغطي زعنفة القناة شبه الموصلة وتتلامس معها كهربائيًا على كل من الجزء العلوي والجانبين أو على الجانبين فقط. يُطلق على الأول ترانزستور ثلاثي البوابة والأخير ترانزستور مزدوج البوابة . يمكن أن يكون كل جانب من الترانزستور مزدوج البوابة متصلاً بشكل اختياري بطرفين أو جهات اتصال مختلفة. يُطلق على هذا البديل ترانزستور مقسم . يتيح هذا تحكمًا أكثر دقة في تشغيل الترانزستور.

نشر المهندس الإندونيسي أفندي ليوباندونج، أثناء عمله في جامعة مينيسوتا ، ورقة بحثية مع ستيفن واي تشو في مؤتمر أبحاث الأجهزة الرابع والخمسين في عام 1996 توضح فائدة قطع ترانزستور CMOS عريض إلى العديد من القنوات ذات العرض الضيق لتحسين قياس الجهاز وزيادة تيار الجهاز عن طريق زيادة العرض الفعال للجهاز. [11] هذا الهيكل هو ما يبدو عليه FinFET الحديث. على الرغم من التضحية ببعض عرض الجهاز عن طريق قطعه إلى عرض ضيق، فإن توصيل الجدار الجانبي للزعانف الضيقة يعوض أكثر من الخسارة، بالنسبة للزعانف الطويلة. [12] [13] كان للجهاز عرض قناة 35 نانومتر وطول قناة 70 نانومتر . [11]

لفتت إمكانات بحث ديغ هيساموتو على ترانزستورات دلتا انتباه وكالة مشاريع الأبحاث الدفاعية المتقدمة (داربا)، والتي منحت في عام 1997 عقدًا لمجموعة بحثية في جامعة كاليفورنيا، بيركلي لتطوير ترانزستور دون الميكرون العميق يعتمد على تقنية دلتا. [14] قاد المجموعة هيساموتو إلى جانب تشنمينج هو من شركة TSMC . حقق الفريق الاختراقات التالية بين عامي 1998 و2004. [15]

  • 1998 - قناة N- FinFET ( 17 نانومتر ) - ديج هيساموتو، تشينمينج هو، تسو جاي كينغ ليو ، جيفري بوكور، وين تشين لي، جاكوب كيدزيرسكي، إريك أندرسون، هيديكي تاكيوتشي، كازويا أسانو [16]
  • 1999 – قناة P FinFET ( تحت 50 نانومتر ) – ديج هيساموتو، تشينمينغ هو، شيويجو هوانغ، وين تشين لي، تشارلز كو، ليلاند تشانغ، جاكوب كيدزيرسكي، إريك أندرسون، هيديكي تاكيوتشي [17]
  • 2001 – 15 نانومتر FinFET – تشينمينغ هو، يانغ كيو تشوي، نيك ليندرت، بي شوان، إس تانغ، دي ها، إريك أندرسون، تسو جاي كينغ ليو، جيفري بوكور [18]
  • 2002 – 10 نانومتر FinFET – Shibly Ahmed، Scott Bell، Cyrus Tabery، Jeffrey Bokor، David Kyser، Chenming Hu، Tsu-Jae King Liu، Bin Yu، Leland Chang [19]
  • 2004 – بوابة عالية κ / معدنية FinFET – D. Ha، Hideki Takeuchi، Yang-Kyu Choi، Tsu-Jae King Liu، W. Bai، D.-L. كوونغ، أ. أغاروال، م. أمين

لقد صاغوا مصطلح "FinFET" (ترانزستور تأثير المجال الزعنفي) في ورقة بحثية نُشرت في ديسمبر 2000، [20] واستخدموا لوصف ترانزستور غير مستوٍ ثنائي البوابة مبني على ركيزة SOI. [21]

في عام 2006، قام فريق من الباحثين الكوريين من المعهد الكوري المتقدم للعلوم والتكنولوجيا (KAIST) ومركز التصنيع النانوي الوطني بتطوير ترانزستور 3 نانومتر ، وهو أصغر جهاز نانو إلكتروني في العالم ، يعتمد على تقنية FinFET ذات البوابة الشاملة (GAA). [22] [23] في عام 2011، أظهر الباحثان في جامعة رايس مسعود رستامي وكارتيك موهانرام أن FinFETs يمكن أن تحتوي على بوابتين مستقلتين كهربائيًا، مما يمنح مصممي الدوائر مزيدًا من المرونة لتصميم بوابات فعالة ومنخفضة الطاقة. [24]

في عام 2020، حصل Chenming Hu على جائزة ميدالية الشرف من معهد مهندسي الكهرباء والإلكترونيات (IEEE ) لتطويره لـ FinFET، والذي أرجع إليه معهد مهندسي الكهرباء والإلكترونيات (IEEE) الفضل في نقل الترانزستورات إلى البعد الثالث وتوسيع قانون مور . [25]

التسويق

تم عرض أول ترانزستور 25 نانومتر في الصناعة يعمل بجهد 0.7 فولت فقط في ديسمبر 2002 بواسطة شركة TSMC . تصميم "Omega FinFET"، الذي سمي على اسم التشابه بين الحرف اليوناني " Omega " والشكل الذي تلتف به البوابة حول هيكل المصدر/الصرف، له تأخير بوابة يبلغ 0.39 بيكو ثانية (ps) فقط للترانزستور من النوع N و0.88 بيكو ثانية للنوع P.

في عام 2004، عرضت شركة سامسونج تصميمًا لـ "Bulk FinFET"، والذي جعل من الممكن إنتاج أجهزة FinFET بكميات كبيرة. كما عرضت الشركة ذاكرة الوصول العشوائي الديناميكية ( DRAM ) المصنعة باستخدام عملية Bulk FinFET بدقة 90  نانومتر . [15]

في عام 2011، عرضت شركة إنتل ترانزستورات ثلاثية البوابة ، حيث تحيط البوابة بالقناة من ثلاثة جوانب، مما يسمح بزيادة كفاءة الطاقة وتقليل تأخير البوابة - وبالتالي أداء أفضل - مقارنة بالترانزستورات المستوية. [26] [27] [28]

استخدمت الرقائق المنتجة تجاريًا عند 22 نانومتر وما دون تصميمات بوابة FinFET بشكل عام (ولكن توجد عمليات مستوية حتى 18 نانومتر، مع 12 نانومتر قيد التطوير). تم الإعلان عن متغير البوابة الثلاثية لشركة Intel عند 22 نانومتر في عام 2011 لهندسة Ivy Bridge الدقيقة الخاصة بها . [29] تم شحن هذه الأجهزة من عام 2012 فصاعدًا. من عام 2014 فصاعدًا، عند 14 نانومتر (أو 16 نانومتر) استخدمت مصانع السبائك الكبرى (TSMC وSamsung و GlobalFoundries ) تصميمات FinFET.

في عام 2013، بدأت شركة SK Hynix الإنتاج التجاري الضخم لعملية 16  نانومتر، [30] وبدأت شركة TSMC إنتاج  عملية FinFET 16 نانومتر، [31] وبدأت شركة Samsung Electronics إنتاج عملية 10  نانومتر . [32] بدأت شركة TSMC إنتاج عملية 7 نانومتر في عام 2017، [33] وبدأت شركة Samsung إنتاج عملية 5 نانومتر في عام 2018. [34] في عام 2019، أعلنت شركة Samsung عن خططها للإنتاج التجاري لعملية GAAFET  3 نانومتر بحلول عام 2021. [35] يُنظر إلى FD-SOI (السيليكون المستنفد بالكامل على العازل ) على أنه بديل محتمل منخفض التكلفة لـ FinFETs. [36]

بدأ الإنتاج التجاري لذاكرة أشباه الموصلات النانوية الإلكترونية FinFET في العقد الأول من القرن الحادي والعشرين. [1] في عام 2013، بدأت شركة SK Hynix الإنتاج الضخم لذاكرة فلاش NAND مقاس 16 نانومتر ، [30] وبدأت شركة Samsung Electronics في إنتاج ذاكرة فلاش NAND متعددة المستويات (MLC) مقاس 10 نانومتر . [32] في عام 2017، بدأت شركة TSMC في إنتاج ذاكرة SRAM باستخدام عملية 7 نانومتر. [33]  

انظر أيضا

مراجع

  1. ^ ab Kamal, Kamal Y. (2022). "عصر السيليكون: الاتجاهات في صناعة أجهزة أشباه الموصلات" (PDF) . مجلة مراجعة علوم الهندسة والتكنولوجيا . 15 (1): 110-115. doi :10.25103/jestr.151.14. ISSN  1791-2377. S2CID  249074588. تم الاسترجاع في 2022-05-26 .
  2. ^ "ما هو Finfet؟". Computer Hope . 26 أبريل 2017 . تم الاسترجاع في 4 يوليو 2019 .
  3. ^ Shimpi, Anand Lal (4 May 2011). "Intel Announces first 22nm 3D Tri-Gate Transistors, Shipping in 2H 2011". AnandTech . تم الاسترجاع في 18 يناير 2022 .
  4. ^ "ندوة VLSI - TSMC و Imec حول تكنولوجيا العمليات والأجهزة المتقدمة نحو 2 نانومتر". 25 فبراير 2024.
  5. ^ Farrah, HR; Steinberg, RF (فبراير 1967). "تحليل الترانزستور الرقيق ثنائي البوابة". معاملات معهد مهندسي الكهرباء والإلكترونيات للأجهزة الإلكترونية . 14 (2): 69–74. Bibcode :1967ITED...14...69F. doi :10.1109/T-ED.1967.15901.
  6. ^ Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 فبراير 2003). "الاعتبارات الأساسية للنمذجة المدمجة لترانزستورات MOSFET ذات المولد الموزع مع وضع التشغيل بأربعة أطراف". TechConnect Briefs . 2 (2003): 330–333. S2CID  189033174.
  7. ^ ab Colinge, JP (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. ص 11 و39. ISBN 9780387717517.
  8. ^ Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). "خصائص عتبة الجهد المحسوبة لترانزستور XMOS الذي يحتوي على بوابة سفلية إضافية". إلكترونيات الحالة الصلبة . 27 (8): 827–828. Bibcode :1984SSEle..27..827S. doi :10.1016/0038-1101(84)90036-4. ISSN  0038-1101.
  9. ^ Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (December 1989). "ترانزستور قناة نحيفة مستنفد بالكامل (DELTA)-ترانزستور MOSFET عمودي فائق النحافة جديد". International Technical Digest on Electron Devices Meeting . pp. 833–836. doi :10.1109/IEDM.1989.74182. S2CID  114072236.
  10. ^ "الحاصلون على جائزة IEEE Andrew S. Grove". جائزة IEEE Andrew S. Grove . معهد مهندسي الكهرباء والإلكترونيات . مؤرشف من الأصل في 9 سبتمبر 2018 . تم الاسترجاع 4 يوليو 2019 .
  11. ^ ab Leobandung, Effendi; Chou, Stephen Y. (1996). "Reduction of short channel effects in SOI MOSFETs with 35 nm channel width and 70 nm channel length". 1996 54th Annual Device Research Conference Digest . ص 110-111. doi :10.1109/DRC.1996.546334. ISBN 0-7803-3358-6. S2CID  30066882.
  12. ^ Leobandung, Effendi (يونيو 1996). MOSFETs النانوية والترانزستورات ذات الشحنة الواحدة على SOI (أطروحة دكتوراه). مينيابوليس، مينيسوتا: جامعة مينيسوتا. ص 72.
  13. ^ Leobandung, Effendi; Gu, Jian; Guo, Lingjie; Chou, Stephen Y. (1997-11-01). "ترانزستورات تأثير المجال ذات القناة السلكية والبوابة الملفوفة المعدنية والأكسيد وأشباه الموصلات ذات تقليل كبير لتأثيرات القناة القصيرة". مجلة علوم الفراغ والتكنولوجيا ب: معالجة الإلكترونيات الدقيقة والهياكل النانومترية والقياس والظواهر . 15 (6): 2791-2794. رمز Bibcode :1997JVSTB..15.2791L. doi :10.1116/1.589729. ISSN  1071-1023.
  14. ^ "الميزة الاختراقية لوحدات FPGA بتقنية Tri-Gate" (ملف PDF) . Intel . 2014. تم الاسترجاع في 4 يوليو 2019 .
  15. ^ ab Tsu-Jae King, Liu (11 يونيو 2012). "FinFET: التاريخ والأساسيات والمستقبل". جامعة كاليفورنيا، بيركلي . ندوة حول دورة تدريبية قصيرة حول تقنية VLSI. مؤرشف من الأصل في 28 مايو 2016. تم الاسترجاع في 9 يوليو 2019 .
  16. ^ Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (December 1998). "A folded-channel MOSFET for deep-sub-th-th micron era". International Electron Devices Meeting 1998. Technical Digest (Cat. No. 98CH36217) . ص. 1032–1034. doi :10.1109/IEDM.1998.746531. ISBN 0-7803-4774-9. S2CID  37774589.
  17. ^ Hisamoto, Digh; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki (December 1999). "Sub 50-nm FinFET: PMOS" (PDF) . International Electronic Devices Meeting 1999. Technical Digest (Cat. No. 99CH36318) . ص. 67–70. doi :10.1109/IEDM.1999.823848. ISBN 0-7803-5410-9. S2CID  7310589. مؤرشف من الأصل (PDF) في 2010-06-06 . تم الاسترجاع 2019-09-25 .
  18. ^ Hu, Chenming ; Choi, Yang-Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (December 2001). "تقنيات FinFET CMOS تحت 20 نانومتر". المؤتمر الدولي للأجهزة الإلكترونية. الملخص الفني (رقم الفهرس 01CH37224) . ص. 19.1.1–19.1.4. doi :10.1109/IEDM.2001.979526. ISBN 0-7803-7050-3. S2CID  8908553.
  19. ^ أحمد، شيبلي؛ بيل، سكوت؛ تابيري، سايروس؛ بوكور، جيفري؛ كايزر، ديفيد؛ هو، شينمينج؛ ليو، تسو جاي كينج؛ يو، بين؛ تشانج، ليلاند (ديسمبر 2002). "التوسع في ترانزستورات مجال التأثير الفينية إلى طول بوابة 10 نانومتر" (PDF) . ملخص. الاجتماع الدولي للأجهزة الإلكترونية . ص 251-254. CiteSeerX 10.1.1.136.3757 . doi :10.1109/IEDM.2002.1175825. ISBN  0-7803-7462-2. S2CID  7106946. مؤرشف من الأصل (PDF) في 2020-05-27 . تم الاسترجاع 2019-09-25 .
  20. ^ Hisamoto, Digh; Hu, Chenming ; Bokor, J.; King, Tsu-Jae; Anderson, E.; et al. (ديسمبر 2000). "FinFET—a self-aligned double-gate MOSFET scalable to 20 nm". معاملات معهد مهندسي الكهرباء والإلكترونيات على الأجهزة الإلكترونية . 47 (12): 2320–2325. رمز Bibcode :2000ITED...47.2320H. CiteSeerX 10.1.1.211.204 . doi :10.1109/16.887014. 
  21. ^ Hisamoto, Digh; Hu, Chenming ; Huang, Xuejue; Lee, Wen-Chin; Kuo, Charles; et al. (مايو 2001). "Sub-50 nm P-channel FinFET" (ملف PDF) . معاملات معهد مهندسي الكهرباء والإلكترونيات للأجهزة الإلكترونية . 48 (5): 880–886. رمز Bibcode :2001ITED...48..880H. doi :10.1109/16.918235.
  22. ^ "لا يزال هناك مجال في القاع. (ترانزستور نانومتري طوره يانغ كيو تشوي من المعهد الكوري المتقدم للعلوم والتكنولوجيا)"، أخبار الجسيمات النانوية ، 1 أبريل 2006، مؤرشف من الأصل في 6 نوفمبر 2012 ، تم استرجاعه في 6 يوليو 2019
  23. ^ Lee, Hyunjin; et al. (2006). "Sub-5nm All-Around Gate FinFET for Ultimate Scaling". ندوة 2006 حول تقنية VLSI، 2006. ملخص الأوراق الفنية . ص 58-59. doi :10.1109/VLSIT.2006.1705215. hdl : 10203/698 . ISBN 978-1-4244-0005-8. S2CID  26482358.
  24. ^ Rostami, M.; Mohanram, K. (2011). "Dual-Vth Independent-Gate FinFETs for Low Power Logic Circuits" (PDF) . IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 30 (3): 337–349. doi :10.1109/TCAD.2010.2097310. hdl : 1911/72088 . S2CID  2225579.
  25. ^ "كيف ساعد والد FinFETs في إنقاذ قانون مور: Chenming Hu، الحائز على ميدالية الشرف من IEEE لعام 2020، أخذ الترانزستورات إلى البعد الثالث". IEEE Spectrum . 21 أبريل 2020 . تم الاسترجاع في 27 ديسمبر 2021 .
  26. ^ بور، مارك؛ ميستري، كايزاد (مايو 2011). "تقنية الترانزستور الثورية 22 نانومتر من إنتل" (PDF) . intel.com . تم الاسترجاع في 18 أبريل 2018 .
  27. ^ Grabham, Dan (6 مايو 2011). "ترانزستورات Intel ثلاثية البوابات: كل ما تحتاج إلى معرفته". TechRadar . تم الاسترجاع في 19 أبريل 2018 .
  28. ^ Bohr, Mark T.; Young, Ian A. (2017). "CMOS Scaling Trends and Beyond". IEEE Micro . 37 (6): 20–29. doi :10.1109/MM.2017.4241347. S2CID  6700881. كان الابتكار الرئيسي التالي في الترانزستور هو تقديم ترانزستورات FinFET (ثلاثية البوابة) على تقنية 22 نانومتر من إنتل في عام 2011.
  29. ^ "تقنية الترانزستور ثلاثي الأبعاد 22nm من Intel". غرفة أخبار Intel .
  30. ^ "التاريخ: العقد الأول من القرن الحادي والعشرين". SK Hynix . مؤرشف من الأصل في 17 مايو 2021. تم الاسترجاع 8 يوليو 2019 .
  31. ^ "تقنية 16/12 نانومتر". TSMC . تم الاسترجاع في 30 يونيو 2019 .
  32. ^ "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware . 11 أبريل 2013. مؤرشف من الأصل في 21 يونيو 2019 . تم الاسترجاع 21 يونيو 2019 .
  33. ^ ab "7nm Technology". TSMC . تم الاسترجاع في 30 يونيو 2019 .
  34. ^ شيلوف، أنطون. "سامسونج تكمل تطوير تقنية معالجة EUV بدقة 5 نانومتر". www.anandtech.com . تم الاسترجاع في 31 مايو 2019 .
  35. ^ أرماسو، لوسيان (11 يناير 2019)، "سامسونج تخطط للإنتاج الضخم لشرائح GAAFET مقاس 3 نانومتر في عام 2021"، www.tomshardware.com
  36. ^ "Samsung, GF Ramp FD-SOI". 27 أبريل 2018.
  • "عصر السيليكون: الاتجاهات في صناعة أجهزة أشباه الموصلات"، 2022
تم الاسترجاع من "https://en.wikipedia.org/w/index.php?title=ترانزستور_تأثير_الحقل_الزعانفي&oldid=1241658491"
Original text
Rate this translation
Your feedback will be used to help improve Google Translate