جهاز متعدد البوابات

الموسوعة الحرة
ترانزستور MOSFET ثنائي البوابة ورمز تخطيطي

يشير مصطلح " جهاز متعدد البوابات" أو " ترانزستور تأثير المجال متعدد البوابات " ( MuGFET ) إلى ترانزستور تأثير المجال المعدني-أكسيد-شبه الموصل (MOSFET) الذي يحتوي على أكثر من بوابة واحدة على ترانزستور واحد. يمكن التحكم في البوابات المتعددة بواسطة قطب بوابة واحد، حيث تعمل أسطح البوابات المتعددة كهربائيًا كبوابة واحدة، أو بواسطة أقطاب بوابة مستقلة. يُطلق على الجهاز متعدد البوابات الذي يستخدم أقطاب بوابة مستقلة أحيانًا اسم " ترانزستور تأثير المجال متعدد البوابات المستقلة" ( MIGFET ). من أكثر أجهزة البوابات المتعددة استخدامًا ترانزستور تأثير المجال ذو الزعانف ( FinFET ) وترانزستور تأثير المجال ذو البوابة المحيطة ( GAAFET )، وهما ترانزستوران غير مستويين، أو ترانزستوران ثلاثي الأبعاد .

تُعدّ الترانزستورات متعددة البوابات إحدى الاستراتيجيات العديدة التي يطورها مصنّعو أشباه الموصلات MOS لإنتاج معالجات دقيقة وخلايا ذاكرة أصغر حجمًا ، ويُشار إليها عادةً بتوسيع قانون مور (في نسخته المحددة والضيقة المتعلقة بتقليص الكثافة، بمعزل عن الخلط التاريخي غير الدقيق بينها وبين تقليص دينارد ). [ 1 ] وقد أفادت جهاتٌ عديدة، منها المختبر الكهروتقني، وتوشيبا ، ومعهد غرونوبل للعلوم التطبيقية ، وهيتاشي ، وآي بي إم ، وتي إس إم سي ، وجامعة كاليفورنيا في بيركلي، وإنفينون تكنولوجيز ، وإنتل ، وإيه إم دي ، وسامسونج إلكترونيكس ، والمعهد الكوري المتقدم للعلوم والتكنولوجيا ، وفري سكيل سيميكوندكتور ، وغيرها، بجهود تطوير الترانزستورات متعددة البوابات، وتوقعت ITRS بشكل صحيح أن هذه الأجهزة ستكون حجر الزاوية لتقنيات ما دون 32 نانومتر . [ 2 ] ويُعدّ التصنيع العائق الرئيسي أمام انتشارها على نطاق واسع، إذ تُشكّل التصاميم المستوية وغير المستوية تحديات كبيرة، لا سيما فيما يتعلق بالطباعة الحجرية والنقش. وتشمل الاستراتيجيات التكميلية الأخرى لتوسيع نطاق الأجهزة هندسة إجهاد القناة ، والتقنيات القائمة على السيليكون على العازل ، ومواد البوابة المعدنية ذات ثابت العزل الكهربائي العالي . 

تُستخدم ترانزستورات MOSFET ثنائية البوابة بشكل شائع في خلاطات الترددات العالية جدًا (VHF) وفي مضخمات الترددات العالية جدًا الحساسة. وهي متوفرة من شركات مصنعة مثل موتورولا ، و NXP Semiconductors ، وهيتاشي . [ 3 ] [ 4 ] [ 5 ]

الأنواع

العديد من نماذج البوابات المتعددة

توجد عشرات الأنواع المختلفة من الترانزستورات متعددة البوابات في المراجع العلمية. وبشكل عام، يمكن التمييز بين هذه الأنواع وتصنيفها من حيث البنية (تصميم مستوٍ مقابل تصميم غير مستوٍ) وعدد القنوات/البوابات (2 أو 3 أو 4).

ترانزستور MOSFET ثنائي البوابة المستوي (DGMOS)

يستخدم ترانزستور MOSFET ثنائي البوابة المستوي (DGMOS) عمليات تصنيع مستوية تقليدية (طبقة تلو الأخرى) لإنتاج ترانزستورات MOSFET ثنائية البوابة (ترانزستور تأثير المجال لأشباه الموصلات المعدنية المؤكسدة)، متجنبًا بذلك متطلبات الطباعة الحجرية الأكثر صرامة المرتبطة بهياكل الترانزستورات غير المستوية والرأسية. في ترانزستورات ثنائية البوابة المستوية، تقع قناة المصدر-المصرف بين طبقتين من البوابة/أكسيد البوابة مصنعتين بشكل مستقل. يتمثل التحدي الرئيسي في تصنيع هذه الهياكل في تحقيق محاذاة ذاتية مرضية بين البوابتين العلوية والسفلية. [ 6 ]

فليكس فيت

FlexFET هو ترانزستور ثنائي البوابة مستوٍ ومستقل، يتكون من بوابة MOSFET علوية من معدن دمشقي وبوابة JFET سفلية مزروعة، وكلاهما مُحاذى ذاتيًا في خندق البوابة. يتميز هذا الجهاز بقابلية عالية للتطوير نظرًا لطول قناته الذي يقل عن طول قناة الطباعة الحجرية، وامتدادات المصدر والمصرف الضحلة جدًا غير المزروعة، ومناطق المصدر والمصرف المرتفعة غير المطلية، وتقنية "البوابة الأخيرة". يُعد FlexFET ترانزستورًا ثنائي البوابة حقيقيًا، حيث (1) توفر كلتا البوابتين العلوية والسفلية وظيفة الترانزستور، و(2) يرتبط عمل البوابتين ارتباطًا وثيقًا، بحيث يؤثر عمل البوابة العلوية على عمل البوابة السفلية والعكس صحيح. [ 7 ] طُوّر FlexFET وتُصنّعه شركة American Semiconductor, Inc.

FinFET

جهاز FinFET مزدوج البوابة
ترانزستور MOSFET من نوع SOI FinFET
بطاقة NVIDIA GTX 1070 من عام 2016، والتي تستخدم شريحة Pascal  بتقنية FinFET 16 نانومتر من إنتاج شركة TSMC

ترانزستور FinFET (ترانزستور تأثير المجال ذو الزعانف) هو نوع من الترانزستورات غير المستوية، أو الترانزستور "ثلاثي الأبعاد" (لا يُخلط بينه وبين الرقائق الدقيقة ثلاثية الأبعاد ). [ 8 ] يُعدّ FinFET نوعًا مُعدّلًا من ترانزستورات MOSFET التقليدية، ويتميز بوجود قناة انعكاس رقيقة من السيليكون على شكل زعنفة فوق الركيزة، مما يسمح للبوابة بالاتصال بنقطتي تلامس: الجانب الأيسر والجانب الأيمن من الزعنفة. يُحدد سُمك الزعنفة (المقاس من المصدر إلى المصرف) طول القناة الفعال للجهاز. يوفر هيكل البوابة المُلتف تحكمًا كهربائيًا أفضل في القناة، وبالتالي يُساعد في تقليل تيار التسريب والتغلب على تأثيرات القناة القصيرة الأخرى .

أُطلق على أول نوع من ترانزستورات FinFET اسم ترانزستور القناة النحيفة المستنفدة أو ترانزستور "DELTA"، والذي تم تصنيعه لأول مرة بواسطة ديغ هيساموتو، وتورو كاغا، ويوشيفومي كاواموتو، وإيجي تاكيدا من مختبر هيتاشي المركزي للأبحاث في عام 1989. [ 9 ] [ 10 ] [ 11 ] في أواخر التسعينيات، بدأ ديغ هيساموتو التعاون مع فريق دولي من الباحثين لمواصلة تطوير تقنية DELTA، بما في ذلك تشنمينغ هو من TSMC وفريق بحث من جامعة كاليفورنيا في بيركلي يضم تسو-جاي كينغ ليو ، وجيفري بوكور ، وشويجوي هوانغ، وليلاند تشانغ، ونيك ليندرت، وإس. أحمد، وسيروس تابيري، ويانغ-كيو تشوي، وبوشكار رانادي، وسريرام بالاسوبرامانيان، وإيه. أغاروال، وإم. أمين. في عام 1998، طوّر الفريق أول ترانزستورات FinFET من النوع N ، ونجح في تصنيع أجهزة بتقنية تصل إلى 17 نانومتر . وفي العام التالي، طوّروا أول ترانزستورات FinFET من النوع P. [ 12 ] وقد صاغوا مصطلح "FinFET" (ترانزستور تأثير المجال ذو الزعانف) في ورقة بحثية نُشرت في ديسمبر 2000. [ 13 ] 

في الاستخدام الحالي، يحمل مصطلح FinFET تعريفًا أقل دقة. فمن بين مصنعي المعالجات الدقيقة ، تصف شركات AMD و IBM و Freescale جهودها في تطوير البوابات المزدوجة بأنها تطوير FinFET [ 14 ] ، بينما تتجنب شركة Intel استخدام هذا المصطلح عند وصف بنيتها ثلاثية البوابات ذات الصلة الوثيقة. [ 15 ] في الأدبيات التقنية، يُستخدم مصطلح FinFET بشكل عام لوصف أي بنية ترانزستور متعددة البوابات تعتمد على الزعانف، بغض النظر عن عدد البوابات. من الشائع أن يحتوي ترانزستور FinFET واحد على عدة زعانف، مرتبة جنبًا إلى جنب ومغطاة جميعها بنفس البوابة، تعمل كهربائيًا كوحدة واحدة، لزيادة قوة الإشارة والأداء. [ 16 ] قد تغطي البوابة أيضًا الزعنفة (الزعانف) بالكامل.

في ديسمبر 2002، عرضت شركة TSMC (شركة تايوان لتصنيع أشباه الموصلات) ترانزستورًا بتقنية 25  نانومتر يعمل بجهد 0.7 فولت فقط . سُمّي تصميم "أوميغا فينفت" بهذا الاسم نسبةً إلى التشابه بين الحرف اليوناني أوميغا (Ω) وشكل البوابة التي تلتف حول بنية المصدر/المصب. يتميز هذا الترانزستور بتأخير بوابة يبلغ 0.39 بيكو ثانية (ps) للنوع N و0.88 بيكو ثانية للنوع P.   

في عام 2004، عرضت شركة سامسونج للإلكترونيات تصميم "Bulk FinFET"، مما أتاح الإنتاج الضخم لأجهزة FinFET. وقد عرضت الشركة ذاكرة الوصول العشوائي الديناميكية ( DRAM ) المصنعة بتقنية Bulk FinFET بدقة 90  نانومتر . [ 12 ] وفي عام 2006، طور فريق من الباحثين الكوريين من المعهد الكوري المتقدم للعلوم والتكنولوجيا (KAIST) والمركز الوطني لتصنيع النانو ترانزستورًا بدقة 3 نانومتر ، وهو أصغر جهاز إلكتروني نانوي في العالم ، بالاعتماد على تقنية FinFET. [ 17 ] [ 18 ] وفي عام 2011، أثبت الباحثان مسعود رستمي وكارتيك موهانرام من جامعة رايس أن ترانزستورات FINFET يمكن أن تحتوي على بوابتين مستقلتين كهربائيًا، مما يمنح مصممي الدوائر مرونة أكبر في التصميم باستخدام بوابات فعالة ومنخفضة الطاقة. [ 19 ]

في عام 2012، بدأت شركة إنتل باستخدام تقنية FinFET في أجهزتها التجارية المستقبلية. وتشير التسريبات إلى أن ترانزستور FinFET من إنتل يتميز بشكل غير معتاد، فهو مثلث وليس مستطيلاً، ويُعتقد أن هذا قد يعود إما إلى أن المثلث يتمتع بقوة هيكلية أعلى، ما يُسهّل تصنيعه بشكل أكثر موثوقية، أو لأن المنشور المثلثي يتمتع بنسبة مساحة إلى حجم أعلى من المنشور المستطيل، مما يُحسّن أداء التبديل. [ 20 ]

في سبتمبر 2012، أعلنت شركة GlobalFoundries عن خطط لتقديم تقنية تصنيع 14 نانومتر تتميز بترانزستورات FinFET ثلاثية الأبعاد في عام 2014. [ 21 ] وفي الشهر التالي، أعلنت الشركة المنافسة TSMC عن بدء الإنتاج المبكر أو "المخاطرة" بإنتاج  ترانزستورات FinFET بتقنية 16 نانومتر في نوفمبر 2013. [ 22 ]

في مارس 2014، أعلنت شركة TSMC أنها تقترب من تنفيذ العديد من عمليات تصنيع رقائق FinFETs 16 نانومتر : [ 23 ]

  • ترانزستور FinFET بتقنية 16  نانومتر (الربع الرابع من عام 2014)،
  • 16  نانومتر FinFET+ ( حوالي الربع الرابع من عام 2014)،
  • 16  نانومتر FinFET "Turbo" (تم تقديره في 2015-2016).

أصدرت AMD وحدات معالجة رسومية (GPUs) باستخدام معمارية شريحة Polaris الخاصة بها، والمصنعة بتقنية  FinFET بدقة 14 نانومتر، في يونيو 2016. [ 24 ] وقد سعت الشركة إلى إنتاج تصميم يوفر "قفزة نوعية في كفاءة استهلاك الطاقة" مع توفير معدلات إطارات ثابتة لتطبيقات الرسومات والألعاب والواقع الافتراضي والوسائط المتعددة. [ 25 ]

في مارس 2017، أعلنت سامسونج وإي سيليكون عن تصميم وتصنيع شريحة ASIC بتقنية FinFET بدقة 14  نانومتر في حزمة ثنائية الأبعاد ونصف. [ 26 ] [ 27 ]

ترانزستور ثلاثي البوابات

الترانزستور ثلاثي البوابات ، المعروف أيضًا باسم ترانزستور MOSFET، هو نوع من ترانزستورات MOSFET يحتوي على بوابة في ثلاثة من جوانبه. [ 28 ] تم عرض الترانزستور ثلاثي البوابات لأول مرة عام 1987، من قبل فريق بحثي من شركة توشيبا ضمّ ك. هيدا، وفوميو هوريغوتشي، وهـ. واتانابي. وقد لاحظوا أن الجسم المستنفد بالكامل (FD) لترانزستور السيليكون ذي الحجم الضيق يُسهم في تحسين عملية التبديل نظرًا لانخفاض تأثير انحياز الجسم. [ 29 ] [ 30 ] وفي عام 1992، عرض الباحث هون-سوم وونغ من شركة IBM ترانزستور MOSFET ثلاثي البوابات . [ 31 ]

أعلنت شركة إنتل عن هذه التقنية في سبتمبر 2002. [ 32 ] وأعلنت إنتل عن "ترانزستورات ثلاثية البوابات" التي تُحسّن أداء تبديل الترانزستورات وتقلل من تسرب الطاقة المُهدر. بعد عام، في سبتمبر 2003، أعلنت شركة AMD أنها تعمل على تقنية مماثلة في المؤتمر الدولي للأجهزة والمواد الصلبة. [ 33 ] [ 34 ] لم تُصدر أي إعلانات أخرى عن هذه التقنية حتى إعلان إنتل في مايو 2011، على الرغم من أنها صرّحت في مؤتمر IDF 2011 بأنها عرضت شريحة SRAM عاملة تعتمد على هذه التقنية في مؤتمر IDF 2009. [ 35 ]

في 23 أبريل 2012، أطلقت إنتل سلسلة جديدة من المعالجات المركزية، أُطلق عليها اسم Ivy Bridge ، والتي تتميز بترانزستورات ثلاثية البوابات. [ 36 ] [ 37 ] وقد عملت إنتل على بنية الترانزستورات ثلاثية البوابات منذ عام 2002، ولكن لم تتمكن من حل مشكلات الإنتاج الضخم إلا في عام 2011. وتم الكشف عن هذا النوع الجديد من الترانزستورات في 4 مايو 2011 في سان فرانسيسكو. [ 38 ] وأُعلن أنه من المتوقع أن تُجري مصانع إنتل تحديثات خلال عامي 2011 و2012 لتتمكن من تصنيع معالجات Ivy Bridge. [ 39 ] كما أُعلن أن الترانزستورات الجديدة ستُستخدم أيضًا في رقائق Atom من إنتل للأجهزة منخفضة الطاقة. [ 38 ]

استخدمت إنتل تقنية تصنيع البوابات الثلاثية في بنية الترانزستور غير المستوية المستخدمة في معالجات Ivy Bridge و Haswell و Skylake . تعتمد هذه الترانزستورات على بوابة واحدة مكدسة فوق بوابتين عموديتين (بوابة واحدة تغطي ثلاثة جوانب من القناة)، مما يسمح عمليًا بزيادة مساحة سطح حركة الإلكترونات بمقدار ثلاثة أضعاف . وتفيد إنتل بأن ترانزستوراتها ثلاثية البوابات تقلل من التسريب وتستهلك طاقة أقل بكثير من الترانزستورات السابقة. وهذا يتيح سرعة أعلى بنسبة تصل إلى 37% أو استهلاكًا للطاقة أقل من 50% من النوع السابق من الترانزستورات التي استخدمتها إنتل. [ 40 ] [ 41 ]

توضح شركة إنتل: "تتيح هذه الميزة الإضافية تدفق أكبر قدر ممكن من تيار الترانزستور عندما يكون في حالة التشغيل (لتحسين الأداء)، وأقرب ما يكون إلى الصفر عندما يكون في حالة الإيقاف (لتقليل استهلاك الطاقة)، ​​كما تُمكّن الترانزستور من التبديل بسرعة كبيرة بين الحالتين (مرة أخرى، لتحسين الأداء)." [ 42 ] وقد صرّحت إنتل بأن جميع المنتجات التي ستُطرح بعد معالجات ساندي بريدج ستعتمد على هذا التصميم.

يُستخدم مصطلح "ثلاثي البوابات" أحيانًا بشكل عام للإشارة إلى أي ترانزستور تأثير المجال متعدد البوابات بثلاث بوابات أو قنوات فعالة. [ 43 ]

ترانزستور تأثير المجال ذو البوابة المحيطة (GAAFET)

تُعدّ ترانزستورات البوابة المحيطة ( GAAFETs  ) الجيل التالي من ترانزستورات FinFETs، حيث يمكنها العمل بأحجام أقل من 7 نانومتر. وقد استخدمتها شركة IBM لعرض تقنية تصنيع 5 نانومتر .

ترانزستور GAAFET، المعروف أيضًا باسم ترانزستور البوابة المحيطة (SGT)، [ 44 ] [ 45 ] يشبه في مفهومه ترانزستور FinFET، باستثناء أن مادة البوابة تحيط بمنطقة القناة من جميع الجوانب. وبحسب التصميم، يمكن أن يحتوي ترانزستور البوابة المحيطة على بوابتين فعالتين أو أربع بوابات. وقد تم توصيف ترانزستورات البوابة المحيطة بنجاح نظريًا وتجريبيًا. [ 46 ] [ 47 ] كما تم حفرها بنجاح على أسلاك نانوية من InGaAs ، التي تتميز بحركية إلكترونية أعلى من السيليكون. [ 48 ]

تم عرض ترانزستور MOSFET ذي البوابة المحيطة (GAA) لأول مرة عام 1988، على يد فريق بحثي من شركة توشيبا ضم فوجيو ماسوكا ، وهيروشي تاكاتو، وكازوماسا سونوتشي، الذين عرضوا ترانزستور GAAFET عموديًا مصنوعًا من أسلاك نانوية، أطلقوا عليه اسم "ترانزستور البوابة المحيطة" (SGT). [ 49 ] [ 50 ] [ 45 ] ماسوكا، المعروف باختراعه ذاكرة الفلاش ، ترك توشيبا لاحقًا وأسس شركة يونسانتيس للإلكترونيات عام 2004 لإجراء أبحاث حول تقنية البوابة المحيطة بالتعاون مع جامعة توهوكو . [ 51 ] في عام 2006، طور فريق من الباحثين الكوريين من المعهد الكوري المتقدم للعلوم والتكنولوجيا (KAIST) والمركز الوطني لتصنيع النانو ترانزستورًا بحجم 3 نانومتر ، وهو أصغر جهاز إلكتروني نانوي في العالم ، يعتمد على تقنية FinFET ذات البوابة المحيطة (GAA). [ 52 ] [ 18 ] قد تستخدم ترانزستورات GAAFET مواد بوابة معدنية/عازلة عالية السماحية. وقد تم عرض ترانزستورات GAAFET تحتوي على ما يصل إلى 7 صفائح نانوية، مما يسمح بتحسين الأداء و/أو تقليل حجم الجهاز. ويمكن التحكم في عرض الصفائح النانوية في ترانزستورات GAAFET، مما يسهل ضبط خصائص الجهاز. [ 53 ]

اعتبارًا من عام 2020، أعلنت كل من سامسونج وإنتل عن خطط لإنتاج ترانزستورات GAAFET بكميات كبيرة (وتحديدًا ترانزستورات MBCFET)، بينما أعلنت TSMC أنها ستواصل استخدام ترانزستورات FinFET في  عقدة 3 نانومتر الخاصة بها، [ 54 ] على الرغم من تطوير TSMC لترانزستورات GAAFET. [ 55 ]

ترانزستور تأثير المجال متعدد الجسور (MBC)

يُشبه ترانزستور تأثير المجال متعدد الجسور (MBCFET) ترانزستور تأثير المجال ذي البوابة المعزولة (GAAFET) باستثناء استخدام الصفائح النانوية بدلًا من الأسلاك النانوية. [ 56 ] MBCFET علامة تجارية مسجلة في الولايات المتحدة الأمريكية لشركة سامسونج للإلكترونيات. [ 57 ] تخطط سامسونج لإنتاج ترانزستورات MBCFET بكميات كبيرة بتقنية 3 نانومتر لعملائها من مصانع أشباه الموصلات. [ 58 ] كما تعمل إنتل على تطوير RibbonFET، وهو نوع مُعدّل من ترانزستورات MBCFET "الشريطية النانوية". [ 59 ] [ 60 ] على عكس ترانزستورات FinFET، يُمكن تغيير كل من عرض وعدد الصفائح لضبط قوة التشغيل أو مقدار التيار الذي يُمكن للترانزستور تشغيله عند جهد مُحدد. غالبًا ما يتراوح عرض الصفائح بين 8 و50 نانومترًا. يُعرف عرض الصفائح النانوية باسم Weff، أو العرض الفعال. [ 61 ] [ 62 ]

احتياجات الصناعة

لطالما شكلت الترانزستورات المستوية جوهر الدوائر المتكاملة لعقود عديدة، شهدت خلالها أحجام الترانزستورات الفردية انخفاضًا مطردًا. ومع انخفاض الحجم، تعاني الترانزستورات المستوية بشكل متزايد من تأثير القناة القصيرة غير المرغوب فيه، وخاصة تيار التسريب في حالة الإيقاف، مما يزيد من الطاقة المطلوبة للجهاز في وضع الخمول. [ 63 ]

في جهاز متعدد البوابات، تُحاط القناة بعدة بوابات على أسطح متعددة. وهذا يوفر تحكمًا كهربائيًا أفضل في القناة، مما يسمح بكبح أكثر فعالية لتيار التسريب في حالة الإيقاف. كما تسمح البوابات المتعددة بزيادة التيار في حالة التشغيل، والمعروف أيضًا بتيار القيادة. توفر ترانزستورات متعددة البوابات أيضًا أداءً تناظريًا أفضل نظرًا لكسبها الذاتي الأعلى وتعديل طول القناة الأقل. [ 64 ] تُترجم هذه المزايا إلى استهلاك أقل للطاقة وأداء مُحسّن للجهاز. كما أن الأجهزة غير المستوية أكثر إحكامًا من الترانزستورات المستوية التقليدية، مما يُتيح كثافة ترانزستور أعلى، وهو ما يُترجم إلى إلكترونيات دقيقة أصغر حجمًا.

تحديات التكامل

تشمل التحديات الرئيسية لدمج الأجهزة متعددة البوابات غير المستوية في عمليات تصنيع أشباه الموصلات التقليدية ما يلي:

  • تصنيع "زعنفة" رقيقة من السيليكون بعرض عشرات النانومترات
  • تصنيع بوابات متطابقة على جوانب متعددة من الزعنفة

نمذجة مضغوطة

هياكل FinFET المختلفة، والتي يمكن نمذجتها بواسطة BSIM-CMG

يُعدّ BSIMCMG106.0.0، [ 65 ] الذي أصدرته رسميًا مجموعة BSIM بجامعة كاليفورنيا في بيركلي في 1 مارس 2012 ، أول نموذج قياسي لترانزستورات FinFET. تمّ تنفيذ BSIM-CMG باستخدام لغة Verilog-A . وقد تمّ اشتقاق صيغ تعتمد على جهد السطح الفيزيائي لكلٍّ من النموذجين الداخلي والخارجي مع تطعيم الجسم المحدود. تمّ حلّ جهود السطح عند طرفي المصدر والمصب تحليليًا مع مراعاة تأثيرات استنزاف البوليمر وتأثيرات ميكانيكا الكم. تمّ رصد تأثير تطعيم الجسم المحدود من خلال منهجية الاضطراب. يتوافق حلّ جهد السطح التحليلي بشكل كبير مع نتائج محاكاة الجهاز ثنائية الأبعاد. إذا كان تركيز تطعيم القناة منخفضًا بما يكفي لإهماله، يُمكن تحسين كفاءة الحساب بشكل أكبر عن طريق ضبط علامة مُحدّدة (COREMOD = 1).

يُغطي هذا النموذج جميع خصائص سلوك الترانزستور متعدد البوابات المهمة. ويشمل حل معادلة بواسون انعكاس الحجم ، وبالتالي فإن صياغة منحنى التيار-الجهد اللاحقة تُجسد تلقائيًا تأثير انعكاس الحجم. وقد وفر تحليل الجهد الكهروستاتيكي في جسم ترانزستورات MOSFET متعددة البوابات معادلة نموذجية لتأثيرات القناة القصيرة. كما يُغطي نموذج القناة القصيرة التحكم الكهروستاتيكي الإضافي من البوابات الطرفية (البوابات العلوية/السفلية) (ثلاثية أو رباعية البوابات).

انظر أيضاً

مراجع

  1. ↑ ريش، ل. "دفع تقنية CMOS إلى ما وراء خارطة الطريق"، وقائع مؤتمر ESSCIRC، 2005، ص. 63.
  2. ↑ الجدول 39ب، مؤرشف بتاريخ 27 سبتمبر 2007، في أرشيف الإنترنت (Wayback Machine).
  3. ↑ "ورقة بيانات موتورولا 3N201 - Datasheetspdf.com" . Datasheetpdf.com . تم الاطلاع عليها بتاريخ 8 يناير 2023 .
  4. ↑ "ورقة بيانات 3SK45 - Alldatasheet.com" (ملف PDF) . تم الاطلاع عليها بتاريخ 2023-01-08 .
  5. ↑ "ورقة بيانات BF1217WR" (ملف PDF) . تم الاطلاع عليها بتاريخ 2023-01-08 .
  6. ↑ وونغ، إتش إس؛ تشان، ك؛ تاور، واي (10 ديسمبر 1997). "ترانزستور MOSFET ثنائي البوابة ذاتي المحاذاة (علوي وسفلي) بقناة سيليكون بسمك 25 نانومتر". الاجتماع الدولي للأجهزة الإلكترونية. الملخص الفني لمؤتمر IEDM . الصفحات 427-430 . doi : 10.1109/IEDM.1997.650416 . ISBN  978-0-7803-4100-5ISSN 0163-1918 . S2CID 20947344 .​  
  7. ↑ ويلسون، د.؛ هايهرست، ر.؛ أوبليا، أ.؛ بارك، س.؛ هاكلر، د. "Flexfet: ترانزستور SOI مزدوج البوابة بشكل مستقل مع جهد عتبة متغير وتشغيل بجهد 0.5 فولت يحقق ميلًا مثاليًا تقريبًا تحت العتبة" مؤتمر SOI، IEEE الدولي 2007
  8. ↑ "ما هو Finfet؟" . Computer Hope . 26 أبريل 2017. تم الاطلاع عليه في 4 يوليو 2019 .
  9. ↑ "الحائزون على جائزة أندرو إس. غروف من معهد مهندسي الكهرباء والإلكترونيات" . جائزة أندرو إس. غروف من معهد مهندسي الكهرباء والإلكترونيات . مؤرشف من الأصل في 9 سبتمبر 2018. تم الاطلاع عليه في 4 يوليو 2019 .
  10. ↑ كولينج، جيه بي (2008). ترانزستورات FinFET وغيرها من الترانزستورات متعددة البوابات . سبرينغر ساينس آند بيزنس ميديا. الصفحات 11 و39. ISBN  978-0-387-71751-7.
  11. ↑ هيساموتو، د.؛ كاجا، ت.؛ كاواموتو، ي.؛ تاكيدا، إ. (ديسمبر 1989). "ترانزستور قناة منخفضة الاستنزاف بالكامل (دلتا) - ترانزستور MOSFET رأسي فائق الرقة من نوع SOI". الملخص الفني الدولي لاجتماع أجهزة الإلكترونيات . الصفحات 833-836 . doi : 10.1109/IEDM.1989.74182 . S2CID 114072236 .  
  12. 1 2 تسو-جاي كينغ، ليو (11 يونيو 2012). "FinFET: التاريخ، الأساسيات، والمستقبل" . جامعة كاليفورنيا، بيركلي . ندوة حول تقنية VLSI - دورة قصيرة . تم الاطلاع عليه في 9 يوليو 2019 .
  13. ↑ هيساموتو، ديغ؛ هو، تشنمينغ ؛ بوكور، جيه؛ كينغ، تسو-جاي؛ أندرسون، إي؛ وآخرون . (ديسمبر 2000). "FinFET - ترانزستور MOSFET مزدوج البوابة ذاتي المحاذاة قابل للتطوير إلى 20 نانومتر". معاملات IEEE للأجهزة الإلكترونية . 47 (12): 2320-2325 . Bibcode : 2000ITED...47.2320H . CiteSeerX 10.1.1.211.204 . doi : 10.1109/16.887014 .  
  14. ↑ "غرفة أخبار AMD" . Amd.com. 10 سبتمبر 2002. مؤرشف من الأصل في 13 مايو 2010. تم الاطلاع عليه في 7 يوليو 2015 .
  15. ↑ "ابتكارات إنتل في تكنولوجيا السيليكون" . Intel.com. مؤرشف من الأصل في 3 سبتمبر 2011. تم الاطلاع عليه بتاريخ 10 مارس 2014 .
  16. ↑ شيمبي، أناند لال. " إنتل تعلن عن أول ترانزستورات ثلاثية البوابات ثلاثية الأبعاد بتقنية 22 نانومتر، وسيتم شحنها في النصف الثاني من عام 2011" . www.anandtech.com{{cite web}}: CS1 maint: deprecated archiveal service ( link )
  17. ↑ "لا يزال هناك متسع في الأسفل. (ترانزستور نانومتري طوره يانغ كيو تشوي من المعهد الكوري المتقدم للعلوم والتكنولوجيا)" ، أخبار الجسيمات النانوية ، 1 أبريل 2006، مؤرشف من الأصل في 6 نوفمبر 2012
  18. 1 2 لي، هيونجين؛ وآخرون (2006). "ترانزستور FinFET ذو بوابة محيطية كاملة بتقنية أقل من 5 نانومتر لتحقيق أقصى قدر من التصغير". ندوة 2006 حول تقنية VLSI، 2006. ملخص الأوراق التقنية . الصفحات 58-59 . doi : 10.1109/VLSIT.2006.1705215 . hdl : 10203/698 . ISBN   978-1-4244-0005-8. S2CID 26482358 . 
  19. ↑Rostami, M.; Mohanram, K. (2011). "Dual-Vth$ Independent-Gate FinFETs for Low Power Logic Circuits". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 30 (3): 337–349. doi:10.1109/TCAD.2010.2097310. hdl:1911/72088. S2CID 2225579.
  20. ↑"Intel's FinFETs are less fin and more triangle". EE Times. Archived from the original on 2013-05-31. Retrieved 2014-03-10.
  21. ↑"Globalfoundries looks leapfrog fab rivals with new process". EE Times. Archived from the original on 2013-02-02. Retrieved 2014-03-10.
  22. ↑"TSMC taps ARM's V8 on road to 16 nm FinFET". EE Times. Archived from the original on 2012-11-01. Retrieved 2014-03-10.
  23. ↑Josephine Lien; Steve Shen (31 March 2014). "TSMC likely to launch 16 nm FinFET+ process at year-end 2014, and "FinFET Turbo" later in 2015-16". DIGITIMES. Retrieved 2014-03-31.
  24. ↑Smith, Ryan. "The AMD Radeon RX 480 Preview: Polaris Makes Its Mainstream Mark". Archived from the original on June 30, 2016. Retrieved 2018-06-03.
  25. ↑"AMD Demonstrates Revolutionary 14nm FinFET Polaris GPU Architecture". AMD. 4 January 2016. Retrieved 2016-01-04.
  26. ↑"High-performance, high-bandwidth IP platform for Samsung 14LPP process technology". 2017-03-22.
  27. ↑"Samsung and eSilicon Taped Out 14nm Network Processor with Rambus 28G SerDes Solution". 2017-03-22.
  28. ↑Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. p. 12. ISBN 978-0-387-71751-7.
  29. ↑Hieda, K.; Horiguchi, Fumio; Watanabe, H.; Sunouchi, Kazumasa; Inoue, I.; Hamamoto, Takeshi (December 1987). "New effects of trench isolated transistor using side-wall gates". 1987 International Electron Devices Meeting. pp. 736–739. doi:10.1109/IEDM.1987.191536. S2CID 34381025.
  30. ↑ بروزيك، توماش (2017). الإلكترونيات الدقيقة والنانوية: تحديات وحلول الأجهزة الناشئة . مطبعة سي آر سي . الصفحات 116-117 . ISBN  978-1-351-83134-5.
  31. ↑ وونغ، هون-سوم (ديسمبر 1992). "حقن تيار البوابة وتأين التصادم السطحي في ترانزستورات MOSFET ذات المصرف الافتراضي المُستحث بالبوابة". الملخص الفني الدولي لاجتماع أجهزة الإلكترونيات . الصفحات 151-154 . doi : 10.1109/IEDM.1992.307330 . ISBN  0-7803-0817-4. S2CID 114058374 . 
  32. ↑ بنية ترانزستور ثلاثي البوابات غير مستوية عالية الأداء ؛ د. جيرالد مارسيك. إنتل، 2002
  33. ↑
  34. ↑ "شركة AMD تكشف تفاصيل ترانزستوراتها ثلاثية البوابات" . Xbitlabs.com. مؤرشف من الأصل بتاريخ 10 مارس 2014. تم الاطلاع عليه بتاريخ 10 مارس 2014 .
  35. ↑ "مؤتمر تطوير البرمجيات الدولي 2011: إنتل تسعى لاقتناص حصة من سوق معالجات ARM وAMD بتقنية FinFET ثلاثية الأبعاد" . ديلي تك. مؤرشف من الأصل بتاريخ 10 مارس 2014. تم الاطلاع عليه بتاريخ 10 مارس 2014 .
  36. ↑ ميلر، مايكل ج. "إنتل تُطلق معالج آيفي بريدج: أول معالج مزود بترانزستور "تراي-جيت"" . مجلة بي سي . مؤرشف من الأصل بتاريخ 28 ديسمبر 2019. تم الاطلاع عليه بتاريخ 23 أبريل 2012 .
  37. ↑ "إنتل تعيد ابتكار الترانزستورات باستخدام بنية ثلاثية الأبعاد جديدة" . إنتل . تم الاطلاع عليه بتاريخ 5 أبريل 2011 .
  38. 1 2 "الترانزستورات تتحول إلى ثلاثية الأبعاد مع إعادة ابتكار إنتل للرقاقة الإلكترونية" . آرس تكنيكا. 5 مايو 2011. تم الاطلاع عليه بتاريخ 7 مايو 2011 .
  39. ↑ موراي، ماثيو (4 مايو 2011). "ترانزستورات Ivy Bridge ثلاثية البوابات الجديدة من إنتل: 9 أشياء تحتاج إلى معرفتها" . مجلة PC . تم الاطلاع عليه في 7 مايو 2011 .
  40. ↑ كارترايت، ج. (2011). "إنتل تدخل البُعد الثالث" . مجلة نيتشر . doi : 10.1038/news.2011.274 . تاريخ الاسترجاع: 10 مايو 2015 .
  41. ↑ إنتل ستقدم عرضًا تقديميًا حول تقنية البوابات الثلاثية 22 نانومتر في ندوة VLSI (ElectroIQ 2012). مؤرشف بتاريخ 15 أبريل 2012 في أرشيف الإنترنت ( Wayback Machine) .
  42. ↑ "أقل من 22 نانومتر، تصبح الفواصل غير تقليدية: مقابلة مع ASM" . ELECTROIQ . تم الاسترجاع في 4 مايو 2011 .
  43. ↑ دان غرابهام (2011-05-06). "ترانزستورات البوابات الثلاثية من إنتل: كل ما تحتاج لمعرفته" . TechRadar . تم الاطلاع عليه بتاريخ 2022-01-21 .
  44. ↑ كلايس، سي.؛ موروتو، ج.؛ تاو، م.؛ إيواي، هـ.؛ ديليونيبوس، س. (2015). تكامل عمليات الدوائر المتكاملة فائقة الكثافة 9. الجمعية الكهروكيميائية . ص 109. ISBN  978-1-60768-675-0.
  45. 1 2 إيشيكاوا، فوميتارو؛ بويانوفا، إيرينا (2017). أسلاك نانوية من أشباه الموصلات المركبة الجديدة: المواد والأجهزة والتطبيقات . مطبعة CRC . ص 457. ISBN  978-1-315-34072-2.
  46. ↑ سينغ، ن.؛ أغاروال، أ.؛ بيرا، ل.ك.؛ ليو، ت.ي.؛ يانغ، ر.؛ روستاجي، س.ك.؛ تونغ، س.هـ.؛ كومار، ر.؛ لو، ج.ك.؛ بالاسوبرامانيان، ن.؛ كوونغ، د. (2006). "أجهزة CMOS عالية الأداء ذات بوابة محيطية من أسلاك نانوية سيليكونية مستنفدة بالكامل". رسائل أجهزة الإلكترونيات IEEE . 27 (5): 383-386 . Bibcode : 2006IEDL...27..383S . doi : 10.1109/LED.2006.873381 . ISSN 0741-3106 . S2CID 45576648 .  
  47. ↑ داستجردي، إي.؛ غايور، ر.؛ سرفاري، هـ. (أغسطس 2012). "محاكاة وتحليل أداء التردد لبنية MOSFET جديدة من أسلاك السيليكون النانوية". فيزيكا إي . 45 : 66-71 . Bibcode : 2012PhyE...45...66D . doi : 10.1016/j.physe.2012.07.007 .
  48. ↑ غو، جيه جيه؛ ليو، واي كيو؛ وو، واي كيو؛ كولبي، آر؛ غوردون، آر جي؛ يي، بي دي (ديسمبر 2011). "أول عرض تجريبي لترانزستورات MOSFET من النوع III - V ذات البوابة المحيطة باستخدام منهجية من أعلى إلى أسفل" (ملف PDF) . المؤتمر الدولي لأجهزة الإلكترونيات 2011. الصفحات 33.2.1-33.2.4. arXiv : 1112.3573 . doi : 10.1109/IEDM.2011.6131662 . ISBN  978-1-4577-0505-2. S2CID 2116042 . تم الاسترجاع بتاريخ 10-05-2015 . 
  49. ^ ماسوكا، فوجيو ؛ تاكاتو، هيروشي؛ سونوتشي، كازوماسا؛ أوكابي، ن.؛ نيتاياما، أكيهيرو؛ هيدا، ك.؛ هوريجوتشي ، فوميو (ديسمبر 1988). “عالية الأداء CMOS المحيطة بوابة الترانزستور (SGT) لLSIs فائقة الكثافة”. الملخص الفني، الاجتماع الدولي للأجهزة الإلكترونية . الصفحات من 222 إلى 225. دوى : 10.1109/IEDM.1988.32796 . S2CID 114148274 .  
  50. ↑ بروزيك، توماش (2017). الإلكترونيات الدقيقة والنانوية: تحديات وحلول الأجهزة الناشئة . مطبعة سي آر سي . ص 117. ISBN  978-1-351-83134-5.
  51. ↑ "نبذة عن الشركة" . شركة يونيسانتيس للإلكترونيات . مؤرشف من الأصل بتاريخ 22 فبراير 2007. تم الاطلاع عليه بتاريخ 17 يوليو 2019 .
  52. ↑ "لا يزال هناك متسع في الأسفل" . أخبار الجسيمات النانوية . 1 أبريل 2006. مؤرشف من الأصل في 6 نوفمبر 2012. تم الاطلاع عليه في 17 يوليو 2019 .
  53. ↑ لابيدوس، مارك (25 يناير 2021). "هياكل ترانزستور جديدة بتقنيتي 3 نانومتر/2 نانومتر" . هندسة أشباه الموصلات . تم الاطلاع عليه بتاريخ 23 ديسمبر 2022 .
  54. ↑ كاتريس، إيان. "أين ترانزستورات GAA-FET الخاصة بي؟ ستستمر TSMC في استخدام تقنية FinFET لتقنية 3 نانومتر" . AnandTech.com . مؤرشف من الأصل بتاريخ 26 أغسطس 2020.
  55. ↑ " شركة TSMC ترسم مسارًا طموحًا لتقنية الطباعة الحجرية 3 نانومتر وما بعدها - إكستريم تك" . www.extremetech.com
  56. ↑ كاتريس، إيان. "سامسونج تعلن عن مجموعة أدوات تطوير معالجات GAA MBCFET بتقنية 3 نانومتر، الإصدار 0.1" . AnandTech.com . مؤرشف من الأصل بتاريخ 15 مايو 2019.
  57. ↑ "MBCFET علامة تجارية لشركة سامسونج للإلكترونيات المحدودة - رقم التسجيل 5495359 - الرقم التسلسلي 87447776 :: Justia Trademarks" . trademarks.justia.com . تم الاطلاع عليه بتاريخ 16 يناير 2020 . 
  58. ↑ "سامسونج تتحدث في فعالية خاصة بالشركات المصنعة عن تطورات تقنية 3 نانومتر وMBCFET" . techxplore.com .
  59. ↑ "التصغير: إنتل تتباهى بتقنية RibbonFET وPowerVia كحل تصميم الدوائر المتكاملة التالي - أخبار" . www.allaboutcircuits.com . تاريخ الاطلاع: 14 سبتمبر 2022 .
  60. ↑ كاتريس، إيان. "إنتل ستستخدم ترانزستورات النانوية السلكية/النانوية الشريطية بكميات كبيرة 'خلال خمس سنوات'"" . AnandTech.com . مؤرشف من الأصل في 22 يونيو 2020.
  61. ↑ "تقنية سامسونج 3 نانومتر تُظهر ميزة الترانزستور النانوي" . مجلة IEEE Spectrum .
  62. ↑ "الرقائق النانوية: مسار شركة IBM نحو ترانزستورات 5 نانومتر" . مجلة IEEE Spectrum .
  63. ↑ سوبرامانيان، ف. (2010). "ترانزستورات تأثير المجال متعددة البوابات لتقنيات CMOS المستقبلية" . مجلة IETE التقنية . 27 (6): 446-454 . doi : 10.4103/0256-4602.72582 (غير نشط في 12 يوليو 2025). مؤرشف من الأصل في 23 مارس 2012.{{cite journal}}: صيانة CS1: رقم التعريف الرقمي غير نشط اعتبارًا من يوليو 2025 ( رابط )
  64. ↑ سوبرامانيان (5 ديسمبر 2005). "مفاضلات الأداء التناظري على مستوى الجهاز والدائرة: دراسة مقارنة بين ترانزستورات FET المسطحة مقابل ترانزستورات FinFET". المؤتمر الدولي لأجهزة الإلكترونيات IEEE، 2005. الملخص الفني للمؤتمر . الصفحات 898-901 . doi : 10.1109/IEDM.2005.1609503 . ISBN  0-7803-9268-X. S2CID 32683938 . 
  65. ↑ "نموذج BSIMCMG" . جامعة كاليفورنيا، بيركلي. مؤرشف من الأصل بتاريخ 21-07-2012.