شفرة Intel الدقيقة

الشفرة الدقيقة من إنتل هي شفرة دقيقة خاصة صممتها إنتل لتنفيذ بنية مجموعة تعليمات x86 والتحكم في سلوكيات أخرى لوحدات المعالجة المركزية x86. في الأجيال الأولى من وحدات المعالجة المركزية x86، كانت معظم تعليمات وحدة المعالجة المركزية تُنفذ داخليًا بواسطة عملية دقيقة واحدة أو أكثر ، مما يسمح ببناء تعليمات معقدة من خلال تجميع تعليمات أبسط. أول معالج x86 على الإطلاق، وهو 8086 ، يُعرّف 512 كلمة من الشفرة الدقيقة ^[¹^].

في الأصل، تم تنفيذ الشفرة الدقيقة من إنتل كذاكرة قراءة فقط ثابتة داخل شريحة المعالج. ومنذ ظهور بنية P6 الدقيقة في منتصف التسعينيات، أصبح بالإمكان تعديل برامج الشفرة الدقيقة بواسطة نظام التشغيل أو برنامج BIOS الثابت لمعالجة الأخطاء التي تم اكتشافها في المعالج بعد إصداره. ^[²^] وقد صممت إنتل في الأصل تحديثات الشفرة الدقيقة لتصحيح أخطاء المعالج ضمن مبادرة تصميمها للاختبار (DFT). ^[³^]

بعد ظهور خلل FDIV في معالج Pentium ، اكتسبت وظيفة الشفرة الدقيقة القابلة للتصحيح غرضًا أوسع للسماح بالتحديث الميداني دون الحاجة إلى سحب المنتج من السوق . ^{[ 2 ]}

في معمارية P6 وما بعدها، يتم تحويل تعليمات x86 داخليًا إلى عمليات دقيقة أبسط على نمط RISC خاصة بمعالج معين ومستوى خطوة معين . ^[²^]

برنامج Pre-P6 المصغر

حجم ذاكرة القراءة فقط للتعليمات البرمجية الدقيقة في معالجات Intel x86 المبكرة
المعالج	التعليمات الدقيقة	عرض الكلمة	الحجم الكلي
8086	512	21 بت	10752 بت ^{[ 1 ]}
80186	576	21 بت	12096 بت ^{[ 4 ]}
80286	748	35 بت	26180 بت ^{[ 5 ]}
80386DX	2560	37 بت	94720 بت ^{[ 6 ]}
80486DX	5760	47 بت	270,720 بت ^{[ 7 ]}

العمليات الدقيقة P6 وما بعدها

ابتداءً من معالج بنتيوم برو، في معظم معالجات إنتل x86، تُحوّل وحدة جلب التعليمات وفك تشفيرها التعليمات إلى تسلسلات من العمليات الدقيقة الخاصة بالمعالج، والتي يُنفذها المعالج مباشرةً. أما بالنسبة للتعليمات المُنفذة بلغة البرمجة الدقيقة، فتتكون هذه البرمجة من عمليات دقيقة يتم جلبها من الذاكرة الموجودة على الشريحة. ^{[ 8 ]}

في معالج بنتيوم برو، يبلغ عرض كل عملية دقيقة 72 بتًا، ^{[ 9 ]}^{: 43}^{[ 10 ]} ، وتضيف وحدات المعالجة المركزية الأحدث المشتقة من معالج إنتل P6 بعض البتات الإضافية، بعضها مشترك بين جميع العمليات الدقيقة في ثلاثية. وتشير مصادر أخرى إلى أن عرض العمليات الدقيقة يبلغ 118 بتًا. ^{[ 11 ]}^{: 2}^{[ 12 ]}^{: 14.} يتضمن ذلك رمز العملية، وحقلين للمصدر، وحقل وجهة واحد، ^{[ 13 ]}^{: 7} مع القدرة على تخزين قيمة فورية 32 بتًا. ^{[ 11 ]}^{[ 12 ]}^{: 14.} يستطيع معالج بنتيوم برو اكتشاف أخطاء التكافؤ في ذاكرة القراءة فقط (ROM) الخاصة بالتعليمات البرمجية الدقيقة الداخلية، والإبلاغ عنها عبر بنية فحص الجهاز . ^{[ 14 ]}

تتميز العمليات الدقيقة بتنسيق ثابت، حيث يصل عدد مدخلاتها إلى ثلاثة، وعدد مخرجاتها إلى اثنين. ^{[ 15 ]} يقوم المعالج بإعادة تسمية السجلات لربط هذه المدخلات بملف السجلات الحقيقي (RRF) قبل تنفيذها وبعده. ^{[ 15 ]} يُستخدم التنفيذ خارج الترتيب ، لذا قد لا تظهر العمليات الدقيقة والتعليمات التي تمثلها بنفس الترتيب.

أثناء تطوير معالج بنتيوم برو، أُدرجت عدة إصلاحات للبرمجيات الدقيقة بين إصداري A2 وB0. ^{[ 16 ]} أما بالنسبة لمعالج بنتيوم II (المبني على معالج بنتيوم برو P6)، فقد أُضيفت عمليات دقيقة إضافية لدعم مجموعة تعليمات MMX . ^{[ 17 ]} وفي بعض الحالات، أُضيفت "مساعدات البرمجيات الدقيقة" لمعالجة الحالات الشاذة النادرة بطريقة موثوقة. ^{[ 17 ]}

يستطيع معالج بنتيوم 4 تنفيذ 126 عملية دقيقة في وقت واحد. ^{[ 18 ]}^{: يتم فك تشفير 10} عمليات دقيقة وتخزينها في ذاكرة تخزين مؤقتة لتتبع التنفيذ تحتوي على 12000 مدخل، لتجنب فك تشفير تعليمات x86 نفسها بشكل متكرر. ^{[ 18 ]}^{: يتم تجميع 5} مجموعات من ست عمليات دقيقة في سطر تتبع واحد. ^{[ 18 ]}^{: يمكن للعمليات الدقيقة} استعارة مساحة بيانات فورية إضافية ضمن سطر ذاكرة التخزين المؤقت نفسه. ^{[ 19 ]}^{: تؤدي التعليمات المعقدة} ، مثل نقل سلسلة نصية، إلى الانتقال إلى ذاكرة القراءة فقط للتعليمات البرمجية الدقيقة. ^[^{18 ] :}^خلال تطوير معالج بنتيوم 4، شكلت التعليمات البرمجية الدقيقة 14% من أخطاء المعالج مقابل 30% من أخطاء المعالج خلال تطوير معالج بنتيوم برو. ^{[ 20 ]}^{: 35}

أضافت بنية Intel Core الدقيقة، التي طُرحت عام 2006، " دمج العمليات الكلية " لبعض أزواج التعليمات الشائعة، بما في ذلك المقارنة التي تليها قفزة. ^{[ 21 ]} تقوم وحدات فك تشفير التعليمات في Core بتحويل تعليمات x86 إلى شفرة دقيقة بثلاث طرق مختلفة:

تحويل تعليمات x86 إلى عمليات دقيقة على Core ^{[ 21 ]}
تعليمات x86	وحدات فك التشفير x86	العمليات الدقيقة
شائع	جهاز فك تشفير بسيط × 3	1-3
معظم الآخرين	وحدة فك تشفير معقدة × 1	≤4
معقد للغاية	جهاز تسلسل الشفرة الدقيقة	كثير

في تطبيق Intel لتقنية تعدد الخيوط المتزامنة باستخدام تقنية تعدد الخيوط المتزامنة ، تتم مشاركة ذاكرة القراءة فقط للتعليمات البرمجية الدقيقة، وذاكرة التخزين المؤقت للتتبع، ووحدات فك تشفير التعليمات، ولكن لا تتم مشاركة قائمة انتظار العمليات الدقيقة. ^{[ 22 ]}

خاصية التحديث

في منتصف التسعينيات، أُطلق على آلية توفير الشفرة الدقيقة الجديدة اسم " ميزة تحديث BIOS لمعالج Pentium Pro ". ^{[ 23 ]}^{[ 24 ]} وكان الهدف منها أن تقوم تطبيقات وضع المستخدم باستدعاء مقاطعة BIOS لتوفير "كتلة بيانات تحديث BIOS" جديدة، والتي يقوم BIOS بالتحقق من صحتها جزئيًا وحفظها في ذاكرة BIOS غير المتطايرة ؛ ويمكن توفير هذه الكتلة للمعالجات المثبتة عند إعادة التشغيل التالية. ^{[ 23 ]}

وزّعت شركة إنتل برنامجًا يُدعى BUP_UTIL.EXE، ثم أُعيد تسميته إلى ، CHECKUP3.EXEوكان بالإمكان تشغيله تحت نظام DOS . جُمعت مجموعات من تحديثات الشفرة الدقيقة المتعددة معًا ورُقّمت رقميًا بالامتداد .PDB، مثل PEP6.PDB. ^{[ 25 ]}^{: 79}

واجهة المعالج

يبدأ المعالج بالعمل باستخدام مجموعة من التعليمات البرمجية الدقيقة المخزنة داخله في ذاكرة قراءة فقط داخلية (ROM) . ^{[ 2 ]} يؤدي تحديث التعليمات البرمجية الدقيقة إلى ملء ذاكرة وصول عشوائي ثابتة (SRAM ) منفصلة ومجموعة من "سجلات المطابقة" التي تعمل كنقاط توقف داخل ذاكرة القراءة فقط للتعليمات البرمجية الدقيقة، مما يسمح بالانتقال إلى قائمة العمليات الدقيقة المحدثة في ذاكرة الوصول العشوائي الثابتة. ^{[ 2 ]} تتم المطابقة بين مؤشر تعليمات التعليمات البرمجية الدقيقة (UIP) وجميع سجلات المطابقة، وأي تطابق يؤدي إلى الانتقال إلى عنوان التعليمات البرمجية الدقيقة الوجهة المقابل. ^{[ 3 ]}^{: 3} في بنية P6 الأصلية، توجد مساحة في ذاكرة الوصول العشوائي الثابتة تتسع لـ 60 عملية دقيقة، بالإضافة إلى أزواج متعددة من سجلات المطابقة/الوجهة. ^{[ 2 ]}^{[ 3 ]}^{: 3} يستغرق الانتقال من التعليمات البرمجية الدقيقة في ذاكرة القراءة فقط إلى التعليمات البرمجية الدقيقة المُعدّلة والمخزنة في ذاكرة الوصول العشوائي الثابتة دورة تعليمات واحدة للمعالج. ^{[ 2 ]} تتكون سجلات المطابقة من عنوان مطابقة التعليمات البرمجية الدقيقة، وعنوان وجهة التعليمات البرمجية الدقيقة. ^{[ 26 ]}

يجب أن يكون المعالج في حلقة الحماية صفر (" الحلقة 0 ") لبدء تحديث الشفرة الدقيقة. ^{[ 26 ]}^{: 1} يجب تحديث كل وحدة معالجة مركزية في ترتيب المعالجة المتعددة المتناظر بشكل فردي. ^{[ 26 ]}^{: 1}

تبدأ عملية التحديث بوضع عنوانها في eaxالسجل، وتعيين قيمة معينة ecx = 0x79، وتنفيذ أمر wrmsr(كتابة سجل خاص بالنموذج ). ^{[ 27 ]}^{: 435}

تنسيق تحديث الشفرة المصغرة

توزع إنتل تحديثات الشفرة الدقيقة على شكل ملف ثنائي بحجم 2048 بايت (2 كيلوبايت) لوحدات المعالجة المركزية حتى بنتيوم إم، مع العديد من بايتات الحشو التي تعتمد على معرّف وحدة المعالجة المركزية (CPUID) وسجل النظام الأساسي (MSR). ^{[ 2 ]} تستخدم البنى الدقيقة الأحدث المشتقة من بنتيوم 6، حتى كور 2 ديو، حجم 4096 أو 5120 بايت. يحتوي التحديث على معلومات حول المعالجات المصممة له، بحيث يمكن التحقق من ذلك من خلال نتيجة تعليمة معرّف وحدة المعالجة المركزية (CPUID) . ^{[ 2 ]} يتكون الهيكل من رأس بحجم 48 بايت، يليه 2000 بايت مخصصة للقراءة مباشرةً بواسطة المعالج المراد تحديثه. ^{[ 2 ]}

برنامج برمجي دقيق يُنفّذ بواسطة المعالج أثناء عملية تحديث البرنامج البرمجي الدقيق. ^{[ 2 ]} يستطيع هذا البرنامج البرمجي الدقيق إعادة تهيئة المكونات وتفعيلها أو تعطيلها باستخدام سجل خاص، ويجب عليه تحديث سجلات مطابقة نقاط التوقف. ^{[ 2 ]}
يمكن إدخال ما يصل إلى ستين عملية دقيقة مُعدّلة في ذاكرة الوصول العشوائي الثابتة (SRAM). ^{[ 2 ]}
^[²^] حشو يتكون من قيم عشوائية، لإخفاء فهم تنسيق تحديث الشفرة المصغرة.

تُشفّر كل كتلة بشكل مختلف، ولا تُستخدم غالبية الـ 2000 بايت كبرنامج تهيئة، كما أن محتويات عمليات SRAM الدقيقة أصغر بكثير. ^{[ 2 ]} يتم تحديد إمكانية تطبيق التحديث على المعالج والتحقق منها نهائيًا أثناء فك التشفير عبر المعالج. ^{[ 23 ]} كل تحديث للبرنامج الدقيق خاص بإصدار معين من وحدة المعالجة المركزية، ومصمم بحيث ترفضه وحدات المعالجة المركزية ذات مستوى الخطوة المختلف . تُشفّر تحديثات البرنامج الدقيق لمنع التلاعب بها ولتمكين التحقق منها. ^{[ 28 ]}

يحتوي معالج بنتيوم على طبقتين من التشفير، ولم تُوثّق شركة إنتل تفاصيلها الدقيقة صراحةً، بل لا يعرفها سوى أقل من عشرة موظفين. ^{[ 29 ]} . وقد خضع تنسيق ملف التصحيح لمعالجات إنتل P6 والمعالجات المشتقة منها لهندسة عكسية كاملة . ^{[ 30 ]} وتحتوي تحديثات الشفرة الدقيقة لمعالجات إنتل أتوم ، ونيهاليم ، وساندي بريدج على رأس إضافي بحجم 520 بايت يحتوي على معامل RSA بطول 2048 بت وأسٍّ عشري 17. ^{[ 26 ]}^{: 7، 8}

تم اكتشاف أن معالجات Intel Goldmont ، وربما أجيال أخرى، تقوم بفك تشفير محتوى الشفرة الدقيقة باستخدام RC4 -drop512، ثم تُجزئ المحتوى المُفكّك باستخدام SHA256 ، ثم تتحقق من توقيع التجزئة باستخدام RSA-2048. تحتوي وحدة المعالجة المركزية نفسها على بذرة بحجم 64 بايت يُشتق منها مفتاح RC4، وتجزئة SHA256 لمعامل RSA-2048، لذا لا يمكن استبدالها بأخرى في كتلة الشفرة الدقيقة. ^{[ 31 ]}

أطوال كتل بيانات الشفرة الدقيقة لشركة إنتل التي تم رصدها (بالبايت) ^{[ 26 ]}^{: 16}
البنية المجهرية	معالجات نموذجية	الطول المُورّد	الطول الوظيفي	التشفير المشتبه به
الصفحة 6	بنتيوم برو	2000	864؛ 872؛ 944؛ 1968	تشفير الكتلة 64 بت
جوهر	PIII … النواة 2	4048	3096	تشفير الكتلة 64 بت
نتبرست	P4 ، بنتيوم D ، سيليرون	2000–7120	2000 + N*1024	تشفير الكتلة المتسلسلة
أتوم، نيهاليم، ساندي بريدج	معالجات Core i3/i5/i7	976–16336	976 + N*1024; 5120	توقيع AES + RSA

تصحيح الأخطاء

يمكن تحميل شفرة برمجية دقيقة خاصة بتصحيح الأخطاء لتفعيل خاصية تتبع التنفيذ الموسع، والتي بدورها تُخرج معلومات إضافية عبر منافذ مراقبة نقاط التوقف. ^{[ 32 ]} في معالج بنتيوم 4، يتيح تحميل شفرة برمجية دقيقة خاصة الوصول إلى وضع تتبع التنفيذ الموسع للشفرة البرمجية الدقيقة. ^{[ 32 ]} عند استخدام منفذ اختبار JTAG (TAP)، يسمح زوج من سجلات التحكم في نقاط التوقف بالتوقف عند عناوين الشفرة البرمجية الدقيقة. ^{[ 32 ]}

خلال منتصف ثمانينيات القرن الماضي، خاضت شركتا NEC وإنتل نزاعًا قضائيًا مطولًا أمام محكمة اتحادية أمريكية بشأن حقوق الملكية الفكرية للبرمجيات الدقيقة. ^{[ 33 ]} كانت NEC بمثابة مورد ثانوي لوحدات المعالجة المركزية Intel 8086 من خلال معالجها NEC μPD8086، وكانت تربطها بشركة إنتل اتفاقيات ترخيص متبادل طويلة الأمد بشأن براءات الاختراع وحقوق الملكية الفكرية. في أغسطس 1982، رفعت إنتل دعوى قضائية ضد NEC بتهمة انتهاك حقوق الملكية الفكرية المتعلقة بتنفيذ البرمجيات الدقيقة. ^{[ 34 ]}^{[ 35 ]} انتصرت NEC في الدعوى بإثباتها، من خلال هندسة البرمجيات النظيفة، أن أوجه التشابه في تنفيذ البرمجيات الدقيقة على معالجاتها V20 وV30 كانت نتيجة للقيود التي تفرضها بنية المعالج، وليس نتيجة للنسخ. ^{[ 33 ]}

يستطيع معالج Intel 386 إجراء اختبار ذاتي مدمج للبرامج المصغرة ومصفوفات المنطق القابلة للبرمجة ، حيث تُخزَّن قيمة الاختبار الذاتي في EAXالمسجل. ^{[ 36 ]} أثناء الاختبار الذاتي المدمج، يُعاد استخدام عداد البرنامج المصغر لفحص جميع ذاكرات القراءة فقط (ROM)، وتُجمَّع النتائج عبر شبكة من مسجلات التوقيع متعددة المدخلات (MISRs) ومسجلات الإزاحة ذات التغذية الراجعة الخطية. ^{[ 37 ]} عند بدء تشغيل معالج Intel 486 ، يعمل اختبار ذاتي مدمج مُتحكَّم به بواسطة الأجهزة لمدة ²²⁰ دورة ساعة للتحقق من مصفوفات مختلفة، بما في ذلك ذاكرة القراءة فقط للبرامج المصغرة، وبعد ذلك يُنقل التحكم إلى البرامج المصغرة لإجراء المزيد من الاختبارات الذاتية للمسجلات ووحدات الحساب. ^{[ 38 ]} تحتوي ذاكرة القراءة فقط للبرامج المصغرة في معالج Intel 486 على 250,000 ترانزستور. ^{[ 38 ]}

كان لدى AMD عقد طويل الأمد لإعادة استخدام الشفرة المصغرة لمعالجات Intel 286 و386 و486. ^{[ 39 ]} في أكتوبر 2004، قضت محكمة بأن الاتفاقية لا تشمل توزيع AMD لشفرة Intel المصغرة لمحاكاة الدوائر الداخلية (ICE) لمعالج 486. ^{[ 39 ]}

اختبار الوصول المباشر

تُدمج تقنية اختبار الوصول المباشر (DAT) في معالجات إنتل كجزء من مبادرات تصميم الاختبار (DFT) وتصميم التصحيح (DFD)، مما يسمح بإجراء اختبار شامل للمعالجات الفردية قبل بيعها. ^{[ 40 ]}

في مايو 2020، استُخدم برنامج نصي يقرأ مباشرةً من ناقل سجل التحكم (CRBUS) ^{[ 41 ]} (بعد استغلال ثغرة "Red Unlock" في JTAG USB-A إلى USB-A 3.0 مع إمكانيات تصحيح الأخطاء، بدون D+ وD− وVcc ^{[ 42 ]} ) لقراءة البيانات من منفذ اختبار الوصول المباشر المحلي (LDAT) لوحدة المعالجة المركزية Intel Goldmont ، وقُرئت مصفوفات الشفرة الدقيقة والتصحيحات المُحمّلة. ^{[ 43 ]} لا يُمكن الوصول إلى هذه المصفوفات إلا بعد وضع وحدة المعالجة المركزية في وضع مُحدد، وتتكون من خمس مصفوفات يُمكن الوصول إليها عبر الإزاحة 0x6a0: ^{[ 44 ]}

ذاكرة القراءة فقط: ثلاثيات الشفرة المصغرة
ذاكرة القراءة فقط: كلمات التسلسل
ذاكرة الوصول العشوائي: كلمات التسلسل (قابلة للتحديث)
ذاكرة الوصول العشوائي: مطابقة/تصحيح الأزواج (قابلة للتحديث)
ذاكرة الوصول العشوائي: ثلاثيات الشفرة المصغرة (قابلة للتحديث)

مراجع

1 2 جينر، أندرو (3 سبتمبر 2020). "تفكيك الشفرة الدقيقة 8086" . مدونة رينين . تم الاسترجاع في 24 مايو 2026 .
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 غويناب، لينلي (15 سبتمبر 1997). " إمكانية تعديل الشفرة الدقيقة لمعالجات P6" (ملف PDF) . تقرير المعالجات الدقيقة . مؤرشف من الأصل (ملف PDF) في 21 ديسمبر 2009. تم الاطلاع عليه في 23 يناير 2018. قامت شركة إنتل بتطبيق إمكانية تعديل الشفرة الدقيقة في معالجات P6 ، بما في ذلك بنتيوم برو وبنتيوم II ... مما يسمح بتعديل الشفرة الدقيقة بعد تصنيع المعالج، وإصلاح الأخطاء التي يتم اكتشافها بعد تصميم المعالج. ... كانت الشركة تنوي في الأصل استخدام هذه الميزة لأغراض تصحيح الأخطاء فقط، ولكن بعد تكبدها تكاليف باهظة بسبب خطأ FDIV في بنتيوم ... قررت إنتل جعلها قابلة للاستخدام في التطبيقات العملية. تحتوي شريحة P6 على مجموعة كاملة من التعليمات البرمجية الدقيقة في ذاكرة قراءة فقط داخلية ( ROM ). يقوم نظام الإدخال والإخراج الأساسي (BIOS) بكتابة عنوان ذاكرة في سجل خاص بوحدة المعالجة المركزية (CPU) لبدء عملية التنزيل. تحتوي معالجات P6 على ذاكرة وصول عشوائي ثابتة (SRAM) صغيرة تتسع لما يصل إلى 60 تعليمة دقيقة. يتم تنزيل رمز التصحيح في هذه الذاكرة. تحتوي الشريحة أيضًا على مجموعة من سجلات "المطابقة" التي تُفعّل آلية اعتراض عند مصادفة عنوان معين للتعليمات البرمجية الدقيقة. (يشبه هذا خاصية " نقطة توقف التعليمات " المستخدمة لتصحيح أخطاء كود التجميع ). تستغرق هذه الآلية دورة واحدة للمعالجة، وتوجه تنفيذ التعليمات البرمجية الدقيقة إلى ذاكرة الوصول العشوائي الخاصة بالتصحيح. تتكون التعليمات البرمجية الدقيقة التي تم تنزيلها من جزأين: الأول هو روتين تهيئة يتم تشغيله فورًا، ويقوم أيضًا بتهيئة سجلات المطابقة عند الضرورة. يحتوي الجزء الثاني على تصحيح واحد أو أكثر يبقى في ذاكرة الوصول العشوائي الخاصة بالتصحيح أثناء التشغيل العادي، ويتم الوصول إليه عبر آلية اعتراض سجلات المطابقة. يتم تخزين التعليمات البرمجية الدقيقة الأصلية في ذاكرة القراءة فقط (ROM)، وتسمح سجلات المطابقة بتغيير طريقة عمل التعليمات البرمجية الدقيقة. بهذه الطريقة، يمكن إصلاح تعليمة x86 التي تعمل بشكل غير صحيح، بافتراض أنها مُنفذة في الشفرة المصغرة. ... يتم إنشاء رقعة لاستبدال جزء من الشفرة المصغرة الأصلية، وتنفيذ العملية الصحيحة ثم العودة إلى الوضع السابق. ... عدد سجلات المطابقة، ... أكثر من واحد. ... خطأ واحد، ... قد يتطلب عدة رقع، وبعض الأخطاء معقدة للغاية بحيث لا يمكن إصلاحها ... يمكن أن تسمح الآلية بإصلاح عدة أخطاء، ... يمكن تعطيل ميزات معالج P6 عبر سجل خاص ... كتلة بيانات بحجم 2048 بايت. تحتوي الكتلة على رأس بحجم 48 بايت - والذي يتضمن رمز التاريخ، ومعرف وحدة المعالجة المركزية (الذي يتضمن مستوى الخطوة).) للمعالج المستهدف، ومجموع اختباري - و2000 بايت من البيانات ليتم تنزيلها بواسطة المعالج. ... المجموع الاختباري ... لا يستخدمه المعالج المركزي. ... يتم تشفير 2000 بايت من البيانات بطريقة تدعي إنتل أنها ستكون صعبة الاختراق للغاية. تُقسم البايتات إلى كتل بأطوال متفاوتة، كل منها مُشفّر بشكل مختلف. ... عادةً ما تكون البيانات المتبقية أصغر بكثير من 2000 بايت، وهي عبارة عن ضوضاء عشوائية تهدف إلى تضليل أي شخص يحاول كسر التشفير. ... لم تنشر إنتل أي معلومات حول تنسيق الشفرة الدقيقة الخاصة بها، ... مصممة عمدًا لتكون صعبة الفهم. عدد قليل فقط من موظفي إنتل يعرفون تنسيقات الشفرة الدقيقة P6.
1 2 3 يوه إنج هونغ؛ ليم سيونغ ليونغ؛ وونغ ييك تشونغ؛ لوك تشون هو؛ محمود عدنان (20 أبريل 1998). تشاو، لين (محرر). "نظرة عامة على تقنيات تحليل الأعطال المتقدمة لمعالجات بنتيوم وبنتيوم برو" (ملف PDF) . مجلة إنتل للتكنولوجيا (الربع الثاني). معالج بنتيوم برو ... ميزة DFT للتصحيح الدقيق . ... تتكون من عنصرين أساسيين: ذاكرة الوصول العشوائي لتصحيح التعليمات البرمجية الدقيقة، وعدة أزواج من سجلات المطابقة والوجهة. ... عندما يطابق مؤشر تعليمات التعليمات البرمجية الدقيقة (UIP) محتوى سجل المطابقة، يُعاد تحميل UIP بعنوان جديد من سجل الوجهة. ... يمكن ضبط UIP لروتين إعادة الضبط الفرعي في سجل المطابقة ... وبالتالي تجاوز روتين إعادة الضبط الفرعي تمامًا.
↑ "تفكيك الشفرة الدقيقة للمعالجين 8088/8086" . منتديات اتحاد الحواسيب القديمة . تم الاطلاع عليه بتاريخ 24-05-2026 .
↑ "Intel 80286-10" . Siliconpr0n . تم الاطلاع عليه بتاريخ 24-05-2026 .
↑ جينر، أندرو (23-05-2026). "تفكيك الشفرة الدقيقة 80386" . مدونة رينين . تم الاطلاع عليه بتاريخ 24-05-2026 .
↑ ترامبول، باتريشيا ف. (1994-10-07). شركة إنتل ضد شركة أدفانسد مايكرو ديفايسز (النتائج الواقعية والاستنتاجات القانونية بعد وحدة " ICE " في المحاكمة). محكمة الولايات المتحدة للمنطقة الشمالية من كاليفورنيا . سان خوسيه . تم الاسترجاع في 2021-05-10 - عبر شركة أدفانسد مايكرو ديفايسز . اثنا عشر دبوسًا مرتبطة بدائرة "ICE". ... يقوم معالجا AMD 486DXL وDXLV بتوصيل ثلاثة دبابيس مرتبطة بـ " ICE " لتنفيذ ميزة " SMM " الخاصة بها. ... 250 سطرًا أو 12032 بتًا من الشفرة الدقيقة "ICE" في معالج 486. تشكل " ICE " حوالي خمسة بالمائة من إجمالي الشفرة الدقيقة لمعالج 486. ... سطران ... (يستخدمان لضبط وضع " ICE " " قلاب ") ... ترتبط الأسطر المرمزة باللون الأزرق من الشفرة الدقيقة باختبار الإنتاج ولا تُستخدم لأغراض متعلقة بـ " ICE ". استخدمت شركة إنتل 75 خطًا أحمر اللون لتنفيذ وظيفة " SMM " في معالج 486SL ، وهي وظيفة مذكورة في ورقة بيانات هذا الإصدار من الشريحة. بينما تُنفّذ حوالي 32 خطًا أصفر اللون عمليات روتينية غير خاصة بوظيفة "ICE". ويبقى خطان فقط مخصصين لوظيفة "ICE".
↑ "جولة في بنية معالج بنتيوم برو الدقيقة" . إنتل . مؤرشف من الأصل بتاريخ 20-12-1996.
↑ كوبياتوفيتش، جون (3 مايو 2004). "الجدولة الديناميكية في P6 (Pentium Pro، II، III)" (ملف PDF) . تصميم منخفض الطاقة، معالجات إنتل المتقدمة . CS152 هندسة معمارية الحاسوب (المحاضرة 25). تُنفَّذ تعليمات 80x86 المعقدة بواسطة برنامج دقيق تقليدي ( 8 كيلوبايت × 72 بت) يُصدر سلاسل طويلة من العمليات الدقيقة.
↑ "العمليات الدقيقة في P6" .
1 2 غويناب، لينلي (16 فبراير 1995). "معالج P6 من إنتل يستخدم تصميمًا فائق التوازي منفصلًا" (ملف PDF) . تقرير المعالجات الدقيقة . المجلد 9، العدد 2. موارد التصميم الدقيق. الصفحات 1-7 . S2CID 14414612. مؤرشف من الأصل (ملف PDF) في 8 أكتوبر 2018. تتميز عمليات P6 الدقيقة بطول ثابت يبلغ 118 بت، باستخدام بنية منتظمة لترميز العملية ومصدرين ووجهة. كل من حقلي المصدر والوجهة واسع بما يكفي لاحتواء معامل 32 بت.
1 2 أسانوفيتش، كرست (2002). "عمليات P6 الدقيقة" (ملف PDF) . تطور المعالجات الدقيقة: من 4004 إلى بنتيوم برو (ربيع): 14. تم الاطلاع عليه في 23 يناير 2018. لكل عملية دقيقة تنسيق ثابت يبلغ حوالي 118 بت... – رمز العملية، ومصدران، ووجهة... – يبلغ عرض حقلي المصدر والوجهة 32 بت لتخزين القيمة الفورية أو المعامل
↑ كولويل، روبرت ب.؛ ستيك، راندي ل.؛ شركة إنتل (12 أبريل 1995). "معالج BiCMOS بتقنية 0.6 ميكرومتر مع تنفيذ ديناميكي" (ملف PDF) . ص 7. تاريخ الاسترجاع: 27 مايو 2020. تُعدّ العمليات الدقيقة (Micro-ops) الوحدة الأساسية للعمل في معالج P6، وتتألف من رمز العملية (opcode)، ومعاملين مصدر، ومعامل وجهة واحد. تتميز هذه العمليات الدقيقة بطول ثابت، وهي أكثر عمومية من التعليمات البرمجية الدقيقة لمعالج Pentium®، نظرًا لحاجتها إلى جدولة.
↑ 16.6.1. رموز الخطأ البسيطة (ملف PDF) . بنية فحص الجهاز (تقرير). دليل مطوري عائلة Pentium® Pro. المجلد 3: دليل كاتب نظام التشغيل. 3 يناير 1996. صفحة 401. مؤرشف من الأصل في 6 سبتمبر 2001. تم الاسترجاع في 1 أكتوبر 2018. تشير الرموز الفريدة إلى معلومات الخطأ العامة... خطأ تكافؤ ذاكرة القراءة فقط (ROM) للبرامج الثابتة
1 2 رونين، روني؛ مختبرات إنتل (18 يناير 2005). العمليات الدقيقة (Uops) (ملف PDF) . معالج بنتيوم II/III "مترجم على شريحة" (تقرير). حيفا: جامعة تل أبيب . الصفحات 26، 31، 32، 43، 44، 46. مؤرشف من الأصل (ملف PDF) في 16 أبريل 2007. تم الاسترجاع في 23 يناير 2018. يتم تقسيم كل تعليمة " CISC " إلى عملية دقيقة واحدة أو أكثر ... التمثيل المتعارف عليه للمصدر / الوجهة (3 مصادر ، 2 وجهة )... على سبيل المثال، يصبح ... المعرف : تحويل التعليمات إلى عمليات دقيقة . يخزن ما يصل إلى 6 عمليات دقيقة ... تخصيص و RAT ... قادر على العمل على ما يصل إلى 3 عمليات دقيقة لكل دورة ساعة... محطة حجز (RS)... مجموعة من جميع العمليات الدقيقة "غير المنفذة بعد" (حتى 20)... ترتيب الإيقاف: ... يُوقف ما يصل إلى 3 عمليات دقيقة لكل دورة ساعة... مجموعة OOO ... يتم اختيار ما يصل إلى 5 عمليات دقيقة جاهزة للموارد ، وإرسالها لكل دورة ساعة pop eaxesp1<-esp0+4, eax1<-[esp0]
↑ بابوورث، ديفيد ب.؛ شركة إنتل (أبريل 1996). "ضبط بنية بنتيوم برو الدقيقة" (ملف PDF) . IEEE Micro . ص 14. ISSN 0272-1732 . مؤرشف من الأصل (ملف PDF) في 8 أكتوبر 2018. تم الاطلاع عليه في 8 أكتوبر 2018. تضمنت خطوة B0 العديد من أخطاء الشفرة الدقيقة وإصلاحات مسار السرعة للمشاكل التي تم اكتشافها في شريحة A-step .
1 2 كاجان، مايكل؛ جوشمان، سيمشا؛ أورنستين، دورون؛ لين، ديريك (1997). "البنية الدقيقة لمعالجات بنتيوم بتقنية MMX ومعالجات بنتيوم II" (ملف PDF) . مجلة إنتل للتكنولوجيا (الربع الثالث): 6، 7. تشبه البنية الدقيقة لمعالج بنتيوم II تلك الخاصة بمعالج بنتيوم برو... تم تعديلها لتحويل تعليمات MMX الجديدة إلى عمليات دقيقة خاصة بمعالج بنتيوم برو (تمت إضافة عمليات دقيقة جديدة من نوع Single Instruction Multiple Data [SIMD] لتنفيذ الوظائف الجديدة). ... تم إنشاء مساعد برمجي دقيق لتصحيح المشكلة وإعادة العملية. المساعد هو حدث غير مرئي للمستخدم يقوم بمسح الجهاز ويسمح للبرنامج الدقيق بمعالجة المشكلات النادرة ولكن الصعبة. بما أن جميع تعليمات MMX تُصفّر TOS ، فإن المساعد يحتاج إلى كتابة TOS إلى الصفر وإعادة تشغيل العملية. ... يتم تعريف رموز العمليات غير القانونية، التي تمثل ثغرات في خريطة رموز عمليات تعليمات MMX، لتوليد استدعاء مساعد واحد (uop). يُوجه هذا الاستدعاء المساعد وحدة ROB لمسح الجهاز، مما يؤدي إلى تدفق التعليمات البرمجية الدقيقة المساعدة، وبالتالي معالجة المعالج لأخطاء رموز العمليات غير القانونية.
١ ٢ ٣ ٤ هينتون، جلين؛ ساجر، ديف؛ أبتون، مايك؛ بوجز، داريل؛ كارمين، دوج؛ كايكر، آلان؛ روسيل، باتريس (٢٠٠١). تشاو، لين (محرر). "البنية الدقيقة لمعالج بنتيوم ٤" (ملف PDF) . مجلة إنتل للتكنولوجيا . العدد Q١. يتم فك تشفير بايتات تعليمات IA-32 إلى عمليات أساسية تسمى عمليات دقيقة (uops)... شكل متقدم من ذاكرة التخزين المؤقت للتعليمات من المستوى ١ (L1) يسمى ذاكرة تتبع التنفيذ... بين منطق فك تشفير التعليمات ونواة التنفيذ... لتخزين العمليات الدقيقة التي تم فك تشفيرها مسبقًا... يتم فك تشفير التعليمات مرة واحدة... ثم تُستخدم بشكل متكرر من هناك... لديها سعة تخزين تصل إلى ١٢ ألف عملية دقيقة... معدل نجاح مشابه لذاكرة تخزين مؤقت تقليدية للتعليمات من ٨ إلى ١٦ ألف بايت. ... يُجمّع العمليات الدقيقة في مجموعات من ست عمليات لكل سطر تتبع ... ذاكرة القراءة فقط للتعليمات البرمجية الدقيقة ... لتعليمات IA-32 المعقدة، مثل نقل السلاسل النصية، ولمعالجة الأخطاء والمقاطعات ... ينتقل مُخبِئ التتبع إلى ذاكرة القراءة فقط للتعليمات البرمجية الدقيقة التي تُصدر بدورها العمليات الدقيقة ... بعد أن تُنهي ذاكرة القراءة فقط للتعليمات البرمجية الدقيقة تسلسل العمليات الدقيقة ... تستأنف الواجهة الأمامية للجهاز جلب العمليات الدقيقة من مُخبِئ التتبع. ... التخزين المؤقت العميق لمعالج بنتيوم 4 (126 عملية دقيقة و48 عملية تحميل قيد التنفيذ)
↑ فوغ، أغنر (25-05-2020). "البنية الدقيقة لوحدات المعالجة المركزية من إنتل، وإيه إم دي، وفيا" (ملف PDF) (دليل تحسين لمبرمجي لغة التجميع ومصممي المترجمات). الجامعة التقنية في الدنمارك. ص 49. ... إذا كان لدى وحدة معالجة دقيقة (μop) معامل فوري بحجم 32 بت خارج نطاق ±2 ¹⁵ بحيث لا يمكن تمثيله كعدد صحيح مُوَقَّع بحجم 16 بت، فستستخدم مدخلين من ذاكرة التخزين المؤقت للتتبع ما لم تتمكن من استعارة مساحة تخزين من وحدة معالجة دقيقة مجاورة. ... يمكن لوحدة معالجة دقيقة تحتاج إلى مساحة تخزين إضافية استعارة 16 بت من مساحة التخزين الإضافية من وحدة معالجة دقيقة مجاورة لا تحتاج إلى مساحة بيانات خاصة بها.
↑ بنتلي، بوب؛ غراي، راند (2001). تشاو، لين (محرر). "التحقق من صحة معالج إنتل® بنتيوم® 4" (ملف PDF) . مجلة إنتل للتكنولوجيا (الربع الأول): 29-26 . مناقشة الأخطاء
1 2 دي جيلاس، يوهان (1 مايو 2006). " معالج إنتل كور مقابل معمارية K8 من AMD" . AnandTech . ص 3. مؤرشف من الأصل في 12 أغسطس 2010. تم الاسترجاع في 23 يناير 2018. تم تجهيز معمارية Core بأربعة وحدات فك تشفير x86، 3 وحدات فك تشفير بسيطة ووحدة فك تشفير معقدة واحدة... لترجمة تعليمات x86 ذات الطول المتغير من 1 إلى 15 بايت إلى... تعليمات ثابتة الطول تشبه تعليمات RISC (تسمى العمليات الدقيقة). ... يتم ترجمة تعليمات x86 الشائعة إلى عملية دقيقة واحدة... وحدة فك التشفير المعقدة مسؤولة عن التعليمات التي تنتج ما يصل إلى 4 عمليات دقيقة. ... تتم معالجة تعليمات x86 الطويلة والمعقدة للغاية بواسطة مُسلسل التعليمات البرمجية الدقيقة. ... دمج العمليات الكلية... يتم دمج تعليمة المقارنة x86 ( ) مع تعليمة القفز ( ). CMPJNE TARG
↑ كيم، دونغكيون؛ شيه-وي لياو، ستيف؛ وانغ، بيري هـ.؛ ديل كوفيلو، خوان؛ تيان، شينمين؛ زو، شيانغ؛ وانغ، هونغ؛ يونغ، دونالد؛ جيركار، ميليند؛ شين، جون ب. (11 يناير 2004). "تجربة عملية مع خيوط مساعدة الجلب المسبق على معالجات إنتل متعددة الخيوط" (ملف PDF) . الصفحات 4، 5. تم الاطلاع عليه في 24 يناير 2018. ذاكرة التتبع من المستوى الأول: 12 ألف عملية دقيقة، ترابط مجموعات ثماني الاتجاهات، 6 عمليات دقيقة لكل سطر... مشترك: ذاكرة التتبع، ... فك تشفير تعليمات IA-32 ، ذاكرة قراءة فقط للتعليمات المصغرة، منطق إيقاف العمليات الدقيقة ، ... مقسم: قائمة انتظار العمليات الدقيقة
1 2 3 8: ميزة تحديث BIOS لمعالج Pentium Pro (ملف PDF) (تقرير). 2.0. إنتل. 12 يناير 1996. ص 45. تم الاطلاع عليه في 3 نوفمبر 2020. تعتمد عملية المصادقة على فك التشفير الذي يوفره المعالج للتحقق من صحة التحديث من مصادر قد تكون ضارة .
^ ستيلر ، أندرياس. بول ماتياس ر. (12/05/1996). "Prozessorgeflüster" . ج't - مجلة لتقنية الكمبيوتر . الاتجاهات والأخبار / aktuell - Prozessoren (باللغة الألمانية). المجلد. 1996، لا. 6. شركة Verlag Heinz Heise GmbH & Co KG . ص. 20. ISSN 0724-8679 . مؤرشف من الأصل بتاريخ 28-08-2017 . تم الاسترجاع 2017/08/28 .
↑ مولر، سكوت؛ زاكر، كريغ (سبتمبر 1998). ميناتيل، جيم؛ بايوس، جيل؛ كوجن، ريك (محررون). ترقية وإصلاح أجهزة الكمبيوتر الشخصية (ملف PDF) (طبعة الذكرى السنوية العاشرة ). دار نشر كيو . ص 79. ISBN 0-7897-1636-4تم الاطلاع عليه في 1 أكتوبر 2018. يدعم ملف قاعدة بيانات التحديث PEP6.PDB إصدارات المعالج (المراجعات) ومراجعات تحديث الشفرة الدقيقة... باستخدام أداة تحديث المعالج (CHECKUP3.EXE)،... يمكن التحقق بسهولة من... صحة تحديث الشفرة الدقيقة
1 2 3 4 5 تشين، دامينغ دومينيك؛ آن، غيل جون (11 ديسمبر 2014). "تحليل أمني لبرمجيات المعالج x86 الدقيقة" (ملف PDF) . جامعة ولاية أريزونا . الصفحات 1، 5، 7. تاريخ الاسترجاع: 23 يناير 2018 . تتطلب تحديثات الشفرة الدقيقة للمعالج امتيازات المشرف (الحلقة الصفرية)... منذ سبعينيات القرن الماضي، قام مصنّعو المعالجات بفك تشفير x86... إلى سلسلة من... العمليات الدقيقة (uops) في معمارية RISC... وقدموا ذاكرة تصحيح قابلة للكتابة لتوفير آلية تحديث لتنفيذ إمكانيات تصحيح الأخطاء الديناميكية وتصحيح أخطاء المعالج، خاصة بعد خطأ FDIV الشهير في معالج بنتيوم عام 1994. ... معمارية P6 (بنتيوم برو) الدقيقة في عام 1995، ... معمارية K7 الدقيقة في عام 1999... مع المعالجة المتعددة المتناظرة (SMP)... يجب تنفيذها بشكل متزامن على كل معالج منطقي... ذاكرة RAM للتصحيح بالإضافة إلى MROM ... ما يصل إلى 60 تعليمة دقيقة، مع تنفيذ التصحيح بواسطة أزواج من سجلات المطابقة والوجهة. ... كتلة بحجم 520 بايت تحتوي على معامل RSA بطول 2048 بت، ويبدو أنه ثابت داخل كل عائلة معالجات. ويتبع ذلك أس RSA مكون من أربعة بايتات بقيمة ثابتة 11h
↑ شانلي، ت. (1998). بنية نظام بنتيوم برو وبنتيوم 2. أديسون-ويسلي بروفيشنال. ص 435. ISBN 9780201309737.
↑ وولف، ألكسندر (30 يونيو 1997). "إنتل تستعد لكشف الأخطاء في وحدات المعالجة المركزية بنتيوم" . مجلة EE Times . العدد 960. مؤرشف من الأصل في 13 نوفمبر 1999. تم الاطلاع عليه في 3 أكتوبر 2018 - عبر Techweb . اسم مستعار غامض "ميزة تحديث BIOS". ... "يتم تصميم كل تحديث BIOS خصيصًا لإصدار معين من المعالج،" ... يتم تعيين كتلة البيانات مباشرةً - بعد فك التشفير - إلى الشفرة الدقيقة نفسها.
↑ وولف، ألكسندر (30 يونيو 1997). "ثغرة في ميزة كشف الأخطاء من إنتل" . مجلة EE Times . سانتا كلارا. مؤرشفة من الأصل في 9 مارس 2003. يقول أجاي مالهورترا، مدير التسويق التقني في قسم المعالجات الدقيقة بشركة إنتل: "لا يقتصر الأمر على تشفير كتلة البيانات التي تحتوي على تصحيح الشفرة الدقيقة، بل بمجرد أن يفحص المعالج رأس تحديث BIOS، هناك مستويان من التشفير يجب أن يتمّا داخل المعالج قبل أن يتمكن من تحميل التحديث بنجاح." ... سرٌّ محفوظٌ بعناية. يقول فرانك بينز، مهندس معماري في قسم المعالجات الدقيقة بشركة إنتل: "لا توجد وثائق. ليس الأمر كما لو كان بإمكانك الحصول على "كتاب أحمر" من إنتل يحتوي على هذه المعلومات مكتوبة. إنها في الواقع موجودة في أذهان أقل من 10 أشخاص في شركة إنتل بأكملها."
↑ "تنسيق ملفات تحديث التعليمات البرمجية الدقيقة لمعالج Intel P6" .
↑ بوريلو، بيترو؛ إيزدون، كاثرين؛ شوارزل، مارتن؛ تشيرني، رولاند؛ شوارتز، مايكل (2023)، CustomProcessingUnit: Reverse Engineering and Customization of Intel Microcode ، doi : 10.60882/CISPA.24614721.V1 ، تاريخ الاسترجاع: 10 نوفمبر 2025
١ ٢ ٣ "تفاصيل وضع Intel Probe" . هاردس . تم الاسترجاع في ٢٣ يناير ٢٠١٨. إرسال حزمة عبر BPM عند تنفيذ تعليمات خاصة... لتمكين تتبع التنفيذ الموسع، يجب تطبيق تصحيحات خاصة للتعليمات البرمجية الدقيقة... بالنسبة لمعالج Pentium 4 فقط، يوجد نوع ثانٍ... يُسمى تتبع التنفيذ الموسع للتعليمات البرمجية الدقيقة... يسمح ناقل سجل التحكم بدوره بالوصول إلى المصفوفات والوظائف الداخلية على المعالج، مثل الوصول إلى LLC و PROM الخاص بالتعليمات البرمجية الدقيقة/ الفيوز الظاهري . ... الموجود على حزمة وحدة المعالجة المركزية ولكنه ليس داخل شريحة السيليكون الخاصة بها. يحتوي PROM هذا أيضًا على التعليمات البرمجية الدقيقة التي تقوم وحدة المعالجة المركزية بتحميلها أثناء بدء التشغيل البارد. ... نقطة توقف على عنوان تعليمات برمجية دقيقة ٤٨ بت... يتم الوصول إليها بواسطة أوامر TAP BRKPTCTLA و BRKPTCTLB .
1 2 إلكينز، ديفيد س. (شتاء 1990). "شركة NEC ضد شركة Intel: دليل لاستخدام إجراءات "الغرفة النظيفة" كدليل" . مجلة الكمبيوتر/القانون . 10 (4): 453. استخدام شركة NEC لإجراءات الغرفة النظيفة كدليل في المحاكمة... عرّف القاضي غراي الشفرة المصغرة... ضمن تعريف قانون حقوق النشر لـ "برنامج الكمبيوتر"،... الشفرة المصغرة لشركة Intel قابلة لحقوق النشر.... لم تتضمن الشفرة المصغرة لشركة Intel إشعار حقوق النشر المطلوب.... تم التنازل عن حقوق النشر.... لم يتبق لشركة Intel أي أساس لمطالبتها بالنسخ.
↑ هينكلي، روبرت سي. (يناير 1987). "شركة إن إي سي ضد إنتل: هل ستُجرّ الأجهزة إلى الثقب الأسود لحقوق النشر؟"مجلة سانتا كلارا لقانون التكنولوجيا المتقدمة . 3 (1). الملحق : تنسيقات الشفرة المصغرة؛ تنسيق 8086 / 8088؛ تنسيق V20 / V30
↑ ليونغ، كاثي تشين (28 مارس 1988). "شاهدة إنتل تتراجع عن روايتها" . كمبيوتر وورلد . المجلد 22، العدد 13. سان خوسيه. الصفحات 83، 84. الرقم الدولي الموحد للدوريات 0010-4841 . تاريخ الاطلاع: 2 أكتوبر 2018 .
↑ "معالج Intel386 DX الدقيق، معالج دقيق 32 بت بتقنية CHMOS مع إدارة ذاكرة متكاملة" (ملف PDF) . ديسمبر 1995. مؤرشف من الأصل في 3 سبتمبر 2004. يتحقق الاختبار الذاتي من وظائف جميع مكونات ذاكرة القراءة فقط للتحكم... سيحتوي سجل EAX على توقيع 00000000h، مما يشير إلى أن معالج Intel386 DX قد اجتاز اختباره الذاتي للبرمجيات الدقيقة ومحتويات PLA الرئيسية.
↑ "5.1 اختبار شامل في معالج Intel 80386" (ملف PDF) . الاختبار الذاتي المدمج (BIST) للأنظمة المدمجة . اختبار الأنظمة المدمجة. معهد IIT Kharagpur : 21. 7 أكتوبر 2006. تاريخ الاطلاع: 6 أكتوبر 2018. بالنسبة لذاكرة القراءة فقط (ROM)، يتم توليد الأنماط بواسطة عداد البرنامج المصغر الذي يُعد جزءًا من المنطق العادي.
1 2 جيلسينجر، باتريك ؛ لينجار، سوندار؛ كراوسكوف، جوزيف؛ نادير، جيمس؛ إنتل (1999). التصميم بمساعدة الحاسوب والاختبار الذاتي المدمج في وحدة المعالجة المركزية i486™ (ملف PDF) . المؤتمر الدولي IEEE لتصميم الحاسوب لعام 1989: VLSI في الحواسيب والمعالجات. IEEE. الصفحات 200-201 .
١ ٢ "حكم المحكمة ضد AMD يثير بعض القلق" . InfoWorld . ١٧ أكتوبر ١٩٩٤. ص ٥. تاريخ الاطلاع ٢٤ يناير ٢٠١٨. أفاد قرار المحكمة الفيدرالية في سان خوسيه، كاليفورنيا، بأن AMD لا تملك الحق في استخدام كود محاكاة الدوائر المتكاملة (ICE) الخاص بشركة Intel في معالجاتها الدقيقة . هذا الكود موجود في جميع معالجات AMD 486، ولكنه يُستخدم فقط في معالجات 486-DXL و486-DXLV منخفضة الطاقة. ... وقد بدأت AMD في إعادة تصميم خط إنتاجها بالكامل من معالجات 486 للتخلص من هذا الكود.
↑ وو، ديفيد م.؛ لين، مايك؛ ريدي، مادوكار؛ جابر، طلال؛ سابافارابو، أنيل؛ ثاتشر، لاري؛ شركة إنتل (2004). "استراتيجية مُحسَّنة لاختبار التصميم للذاكرة (DFT) وتوليد أنماط الاختبار لمعالج دقيق عالي الأداء من إنتل" (ملف PDF) . الصفحات 38، 43، 44. اختبار الوصول المباشر (DAT) للوصول إلى المصفوفة وتشخيصها، ووضع اختبار الكتابة الضعيفة القابل للبرمجة (PWWTM) لاختبار استقرار خلايا الذاكرة لتقليل وقت الاختبار. ... تتمثل استراتيجية اختبار DFT للمصفوفة في استخدام PBIST (الاختبار الذاتي المدمج القابل للبرمجة) لاختبار ذاكرة التخزين المؤقت من المستوى الثاني، واستخدام DAT لاختبار المصفوفات المتبقية. ... يتوفر PBIST من خلال وحدة تحكم JTAG TAP. ... وضع DAT في PX كما هو موضح في الشكل 4. ... يحتوي PX على عدد أكبر من المصفوفات (>110). ... تغطية اختبار المصفوفة في PX هي 99.3%، وهي الأعلى في عائلة بنتيوم 4.
↑ فريق أبحاث uCode (25 مايو 2020). "chip-red-pill/crbus_scripts" . GitHub . تم الاطلاع عليه بتاريخ 26 مايو 2020 .
↑ بحث إيجابي (21 يوليو 2020)، ptresearch/IntelTXE-PoC ، تم الاطلاع عليه بتاريخ 25 يوليو 2020
↑ إرمولوف، مارك [@_markel___] (19 مايو 2020). "باستخدام ميزة اختبار الوصول المباشر المحلي (LDAT) DFT لمعالج Intel Atom، قمنا باستخراج ذاكرة القراءة فقط (ROM) الخاصة بتسلسل التعليمات البرمجية الدقيقة. كما استخرجنا ما نعتقد أنه ذاكرة القراءة فقط للتكامل (IROM) (البيانات الفورية للعمليات الدقيقة) وتمكنا حتى من تعديل ذاكرة الوصول العشوائي (RAM) الخاصة بتصحيح التعليمات البرمجية الدقيقة وسجلات المطابقة/التصحيح" ( تغريدة ) - عبر تويتر .
↑ بوش، بيتر (22-05-2020). "ملاحظات حول Intel LDAT" . تم الاسترجاع في 26-05-2020 . PDAT CR: 0x6A0؛ تحديد المصفوفة: 0-4

للمزيد من القراءة

براءة الاختراع الأمريكية رقم 5404473 ، بابوورث، ديفيد ب.؛ فيترمان، مايكل أ.؛ جليو ، أندرو ف . وآخرون، بعنوان "جهاز وطريقة لمعالجة عمليات السلاسل النصية في معالج ذي بنية خطية"، نُشرت في 4 أبريل 1995، ومُسجلة باسم شركة إنتل. "تقوم أول عملية Cuops في عملية REP swing بتحميل عداد حلقات MS بعدد التكرارات المتبقية بعد تنفيذ التكرارات غير المُطوية. ... يتم إرسال عدد قليل من التكرارات (سبعة مثلاً) خلال الوقت اللازم لتحميل عداد الحلقات في MS. يتم تنفيذ هذا الكود غير المُطوية بشكل مشروط بناءً على قيمة (E)CX ... يتم تحويل التكرارات الثلاثة المتبقية إلى NOPS ."
براءة الاختراع الأمريكية رقم 5559974 ، بوغز، داريل د.؛ براون، غاري ل.؛ هانكوك ، مايكل م . وآخرون، "جهاز فك تشفير مزود بسجلات أسماء مستعارة دقيقة وكبيرة محملة بشكل مستقل، يمكن الوصول إليها في وقت واحد بواسطة عملية دقيقة واحدة"، نُشرت في 24 سبتمبر 1996، ومُسجلة باسم شركة إنتل.
براءة الاختراع الأمريكية رقم 5566298 ، بوغز، داريل د.؛ براون، غاري ل.؛ هانكوك ، مايكل م . وآخرون، بعنوان "طريقة لاستعادة الحالة أثناء المساعدة وإعادة التشغيل في وحدة فك تشفير مزودة بآلية بديلة"، نُشرت في 15 أكتوبر 1996، ومُسجلة باسم شركة إنتل. "... تعود وحدة التحكم إلى وحدة تسلسل العمليات الدقيقة (MS) لإصدار المزيد من عمليات التحكم الدقيقة لتصحيح الأخطاء (Cuops). ولتبسيط عملية إعادة التشغيل، تُحمّل عمليات Cuops الناتجة عن التعليمات الكلية المُسببة للخطأ والمُقدمة من مصفوفات المنطق القابلة للبرمجة (XLAT PLAs) في سجلات Cuop، مع تعطيل بتاتها الصالحة."
براءة الاختراع الأمريكية رقم 5600806 ، براون، غاري ل. وباركر ، دونالد د.، بعنوان "طريقة وجهاز لمحاذاة حدود التعليمات في التعليمات الكلية ذات الطول المتغير مع مخزن مؤقت للتعليمات"، نُشرت في 4 فبراير 1997، ومُسجلة باسم شركة إنتل . تتضمن هذه البراءة تعليمات ADD وXOR وSUB وAND وOR، والتي تُنفذ باستخدام وحدة Cuop عامة واحدة. كما تتضمن مجموعة أخرى من التعليمات التي يمكن تمثيلها بوحدة Cuop واحدة فقط تعليمات ADC و SBB.
براءة الاختراع الأمريكية رقم 5630083 ، كاربين، أدريان ل.؛ براون، غاري ل. وباركر ، دونالد د.، "جهاز فك تشفير لفك تشفير تعليمات متعددة بالتوازي"، نُشرت في 1 مارس 2013، ومُسجلة باسم شركة إنتل.
براءة الاختراع الأمريكية رقم 6055656 ، ويلسون الابن، جيمس أ.؛ ميلر، أنتوني س.؛ روديهاميل ، مايكل و . وآخرون، "الوصول إلى ناقل سجل التحكم من خلال منفذ وصول اختبار موحد"، نُشرت في 25 أبريل 2000، ومُسجلة باسم شركة إنتل.
براءة الاختراع الأمريكية رقم 20030196096 ، ساتون، جيمس أ.، "مصادقة تصحيح الشفرة المصغرة"، نُشرت في 16 أكتوبر 2003
براءة الاختراع الأمريكية رقم 5948097 ، غليو، أندرو ورودجرز ، سكوت ديون، بعنوان "طريقة وجهاز لتغيير مستويات الامتياز في نظام حاسوبي دون استخدام بوابة استدعاء"، نُشرت في 7 سبتمبر 1999، ومُسجلة باسم شركة إنتل. تُعدّ تعليمات SYSENTER وSYSEXIT تعليمات بلغة التجميع، ويمكن تنفيذها على معالج من معمارية إنتل، مثل معالج بنتيوم برو... تُعتبر العملية الدقيقة جاهزة عند ملء حقولها المصدرية بالبيانات المناسبة... تتألف وحدة فك تشفير التعليمات من مصفوفة منطقية قابلة للبرمجة (PLAs) واحدة أو أكثر من نوع XLAT، تقوم بفك تشفير كل تعليمة إلى عملية دقيقة واحدة أو أكثر. ... يتم فك تشفير تعليمات SYSENTER وSYSEXIT إلى عمليات دقيقة تُنفّذ الخطوات الموضحة في الشكلين 5 و6 على التوالي.
"واجهة تحديث الشفرة المصغرة sysctl" ( ucode.cبرنامج التشغيل) . XNU . تم الاسترجاع في 24 يناير 2018 .#define IA32_BIOS_UPDT_TRIG (0x79) /* microcode update trigger MSR */
سيفارام، أ. ت.؛ فان، دانيال؛ يين، أ. (10-10-2002). "اختبار فعال للذاكرة المدمجة باستخدام APG". وقائع المؤتمر الدولي للاختبار . المجلد 1. بالتيمور، ماريلاند: IEEE. الصفحات 47-54 . doi : 10.1109/TEST.2002.1041744 . ISBN 0-7803-7542-4ISSN 1089-3539 . S2CID 19579807 .
بوش، بيتر (2020-10-01). "نظرة معمقة على وحدة المعالجة المركزية: الهندسة العكسية للبرمجيات الدقيقة P6" . يوتيوب . هولندا . تاريخ الاسترجاع: 2020-11-01 .

روابط خارجية

uCodeDisasm — برنامج تفكيك الشفرة الدقيقة من إنتل مكتوب بلغة بايثون (من CRBUS)، أسماء عمليات uops

[jenner-8086-1] 1 2 جينر، أندرو (3 سبتمبر 2020). "تفكيك الشفرة الدقيقة 8086" . مدونة رينين . تم الاسترجاع في 24 مايو 2026 .

[gwennap-20070915-2] 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 غويناب، لينلي (15 سبتمبر 1997). " إمكانية تعديل الشفرة الدقيقة لمعالجات P6" (ملف PDF) . تقرير المعالجات الدقيقة . مؤرشف من الأصل (ملف PDF) في 21 ديسمبر 2009. تم الاطلاع عليه في 23 يناير 2018. قامت شركة إنتل بتطبيق إمكانية تعديل الشفرة الدقيقة في معالجات P6 ، بما في ذلك بنتيوم برو وبنتيوم II ... مما يسمح بتعديل الشفرة الدقيقة بعد تصنيع المعالج، وإصلاح الأخطاء التي يتم اكتشافها بعد تصميم المعالج. ... كانت الشركة تنوي في الأصل استخدام هذه الميزة لأغراض تصحيح الأخطاء فقط، ولكن بعد تكبدها تكاليف باهظة بسبب خطأ FDIV في بنتيوم ... قررت إنتل جعلها قابلة للاستخدام في التطبيقات العملية. تحتوي شريحة P6 على مجموعة كاملة من التعليمات البرمجية الدقيقة في ذاكرة قراءة فقط داخلية ( ROM ). يقوم نظام الإدخال والإخراج الأساسي (BIOS) بكتابة عنوان ذاكرة في سجل خاص بوحدة المعالجة المركزية (CPU) لبدء عملية التنزيل. تحتوي معالجات P6 على ذاكرة وصول عشوائي ثابتة (SRAM) صغيرة تتسع لما يصل إلى 60 تعليمة دقيقة. يتم تنزيل رمز التصحيح في هذه الذاكرة. تحتوي الشريحة أيضًا على مجموعة من سجلات "المطابقة" التي تُفعّل آلية اعتراض عند مصادفة عنوان معين للتعليمات البرمجية الدقيقة. (يشبه هذا خاصية " نقطة توقف التعليمات " المستخدمة لتصحيح أخطاء كود التجميع ). تستغرق هذه الآلية دورة واحدة للمعالجة، وتوجه تنفيذ التعليمات البرمجية الدقيقة إلى ذاكرة الوصول العشوائي الخاصة بالتصحيح. تتكون التعليمات البرمجية الدقيقة التي تم تنزيلها من جزأين: الأول هو روتين تهيئة يتم تشغيله فورًا، ويقوم أيضًا بتهيئة سجلات المطابقة عند الضرورة. يحتوي الجزء الثاني على تصحيح واحد أو أكثر يبقى في ذاكرة الوصول العشوائي الخاصة بالتصحيح أثناء التشغيل العادي، ويتم الوصول إليه عبر آلية اعتراض سجلات المطابقة. يتم تخزين التعليمات البرمجية الدقيقة الأصلية في ذاكرة القراءة فقط (ROM)، وتسمح سجلات المطابقة بتغيير طريقة عمل التعليمات البرمجية الدقيقة. بهذه الطريقة، يمكن إصلاح تعليمة x86 التي تعمل بشكل غير صحيح، بافتراض أنها مُنفذة في الشفرة المصغرة. ... يتم إنشاء رقعة لاستبدال جزء من الشفرة المصغرة الأصلية، وتنفيذ العملية الصحيحة ثم العودة إلى الوضع السابق. ... عدد سجلات المطابقة، ... أكثر من واحد. ... خطأ واحد، ... قد يتطلب عدة رقع، وبعض الأخطاء معقدة للغاية بحيث لا يمكن إصلاحها ... يمكن أن تسمح الآلية بإصلاح عدة أخطاء، ... يمكن تعطيل ميزات معالج P6 عبر سجل خاص ... كتلة بيانات بحجم 2048 بايت. تحتوي الكتلة على رأس بحجم 48 بايت - والذي يتضمن رمز التاريخ، ومعرف وحدة المعالجة المركزية (الذي يتضمن مستوى الخطوة).) للمعالج المستهدف، ومجموع اختباري - و2000 بايت من البيانات ليتم تنزيلها بواسطة المعالج. ... المجموع الاختباري ... لا يستخدمه المعالج المركزي. ... يتم تشفير 2000 بايت من البيانات بطريقة تدعي إنتل أنها ستكون صعبة الاختراق للغاية. تُقسم البايتات إلى كتل بأطوال متفاوتة، كل منها مُشفّر بشكل مختلف. ... عادةً ما تكون البيانات المتبقية أصغر بكثير من 2000 بايت، وهي عبارة عن ضوضاء عشوائية تهدف إلى تضليل أي شخص يحاول كسر التشفير. ... لم تنشر إنتل أي معلومات حول تنسيق الشفرة الدقيقة الخاصة بها، ... مصممة عمدًا لتكون صعبة الفهم. عدد قليل فقط من موظفي إنتل يعرفون تنسيقات الشفرة الدقيقة P6.

[intel-dft-1998-3] 1 2 3 يوه إنج هونغ؛ ليم سيونغ ليونغ؛ وونغ ييك تشونغ؛ لوك تشون هو؛ محمود عدنان (20 أبريل 1998). تشاو، لين (محرر). "نظرة عامة على تقنيات تحليل الأعطال المتقدمة لمعالجات بنتيوم وبنتيوم برو" (ملف PDF) . مجلة إنتل للتكنولوجيا (الربع الثاني). معالج بنتيوم برو ... ميزة DFT للتصحيح الدقيق . ... تتكون من عنصرين أساسيين: ذاكرة الوصول العشوائي لتصحيح التعليمات البرمجية الدقيقة، وعدة أزواج من سجلات المطابقة والوجهة. ... عندما يطابق مؤشر تعليمات التعليمات البرمجية الدقيقة (UIP) محتوى سجل المطابقة، يُعاد تحميل UIP بعنوان جديد من سجل الوجهة. ... يمكن ضبط UIP لروتين إعادة الضبط الفرعي في سجل المطابقة ... وبالتالي تجاوز روتين إعادة الضبط الفرعي تمامًا.

[vcfed-8086-microcode-4] "تفكيك الشفرة الدقيقة للمعالجين 8088/8086" . منتديات اتحاد الحواسيب القديمة . تم الاطلاع عليه بتاريخ 24-05-2026 .

[siliconprawn-80286-5] "Intel 80286-10" . Siliconpr0n . تم الاطلاع عليه بتاريخ 24-05-2026 .

[jenner-80386-6] جينر، أندرو (23-05-2026). "تفكيك الشفرة الدقيقة 80386" . مدونة رينين . تم الاطلاع عليه بتاريخ 24-05-2026 .

[trumbull-1994-7] ترامبول، باتريشيا ف. (1994-10-07). شركة إنتل ضد شركة أدفانسد مايكرو ديفايسز (النتائج الواقعية والاستنتاجات القانونية بعد وحدة " ICE " في المحاكمة). محكمة الولايات المتحدة للمنطقة الشمالية من كاليفورنيا . سان خوسيه . تم الاسترجاع في 2021-05-10 - عبر شركة أدفانسد مايكرو ديفايسز . اثنا عشر دبوسًا مرتبطة بدائرة "ICE". ... يقوم معالجا AMD 486DXL وDXLV بتوصيل ثلاثة دبابيس مرتبطة بـ " ICE " لتنفيذ ميزة " SMM " الخاصة بها. ... 250 سطرًا أو 12032 بتًا من الشفرة الدقيقة "ICE" في معالج 486. تشكل " ICE " حوالي خمسة بالمائة من إجمالي الشفرة الدقيقة لمعالج 486. ... سطران ... (يستخدمان لضبط وضع " ICE " " قلاب ") ... ترتبط الأسطر المرمزة باللون الأزرق من الشفرة الدقيقة باختبار الإنتاج ولا تُستخدم لأغراض متعلقة بـ " ICE ". استخدمت شركة إنتل 75 خطًا أحمر اللون لتنفيذ وظيفة " SMM " في معالج 486SL ، وهي وظيفة مذكورة في ورقة بيانات هذا الإصدار من الشريحة. بينما تُنفّذ حوالي 32 خطًا أصفر اللون عمليات روتينية غير خاصة بوظيفة "ICE". ويبقى خطان فقط مخصصين لوظيفة "ICE".

[pentium-pro-tour-8] "جولة في بنية معالج بنتيوم برو الدقيقة" . إنتل . مؤرشف من الأصل بتاريخ 20-12-1996.

[9] كوبياتوفيتش، جون (3 مايو 2004). "الجدولة الديناميكية في P6 (Pentium Pro، II، III)" (ملف PDF) . تصميم منخفض الطاقة، معالجات إنتل المتقدمة . CS152 هندسة معمارية الحاسوب (المحاضرة 25). تُنفَّذ تعليمات 80x86 المعقدة بواسطة برنامج دقيق تقليدي ( 8 كيلوبايت × 72 بت) يُصدر سلاسل طويلة من العمليات الدقيقة.

[10] "العمليات الدقيقة في P6" .

[linley-19950216-11] 1 2 غويناب، لينلي (16 فبراير 1995). "معالج P6 من إنتل يستخدم تصميمًا فائق التوازي منفصلًا" (ملف PDF) . تقرير المعالجات الدقيقة . المجلد 9، العدد 2. موارد التصميم الدقيق. الصفحات 1-7 . S2CID 14414612. مؤرشف من الأصل (ملف PDF) في 8 أكتوبر 2018. تتميز عمليات P6 الدقيقة بطول ثابت يبلغ 118 بت، باستخدام بنية منتظمة لترميز العملية ومصدرين ووجهة. كل من حقلي المصدر والوجهة واسع بما يكفي لاحتواء معامل 32 بت.

[asanovic-2002-12] 1 2 أسانوفيتش، كرست (2002). "عمليات P6 الدقيقة" (ملف PDF) . تطور المعالجات الدقيقة: من 4004 إلى بنتيوم برو (ربيع): 14. تم الاطلاع عليه في 23 يناير 2018. لكل عملية دقيقة تنسيق ثابت يبلغ حوالي 118 بت... – رمز العملية، ومصدران، ووجهة... – يبلغ عرض حقلي المصدر والوجهة 32 بت لتخزين القيمة الفورية أو المعامل

[colwell-steck-19950412-13] كولويل، روبرت ب.؛ ستيك، راندي ل.؛ شركة إنتل (12 أبريل 1995). "معالج BiCMOS بتقنية 0.6 ميكرومتر مع تنفيذ ديناميكي" (ملف PDF) . ص 7. تاريخ الاسترجاع: 27 مايو 2020. تُعدّ العمليات الدقيقة (Micro-ops) الوحدة الأساسية للعمل في معالج P6، وتتألف من رمز العملية (opcode)، ومعاملين مصدر، ومعامل وجهة واحد. تتميز هذه العمليات الدقيقة بطول ثابت، وهي أكثر عمومية من التعليمات البرمجية الدقيقة لمعالج Pentium®، نظرًا لحاجتها إلى جدولة.

[14] 16.6.1. رموز الخطأ البسيطة (ملف PDF) . بنية فحص الجهاز (تقرير). دليل مطوري عائلة Pentium® Pro. المجلد 3: دليل كاتب نظام التشغيل. 3 يناير 1996. صفحة 401. مؤرشف من الأصل في 6 سبتمبر 2001. تم الاسترجاع في 1 أكتوبر 2018. تشير الرموز الفريدة إلى معلومات الخطأ العامة... خطأ تكافؤ ذاكرة القراءة فقط (ROM) للبرامج الثابتة

[ronen-2005018-15] 1 2 رونين، روني؛ مختبرات إنتل (18 يناير 2005). العمليات الدقيقة (Uops) (ملف PDF) . معالج بنتيوم II/III "مترجم على شريحة" (تقرير). حيفا: جامعة تل أبيب . الصفحات 26، 31، 32، 43، 44، 46. مؤرشف من الأصل (ملف PDF) في 16 أبريل 2007. تم الاسترجاع في 23 يناير 2018. يتم تقسيم كل تعليمة " CISC " إلى عملية دقيقة واحدة أو أكثر ... التمثيل المتعارف عليه للمصدر / الوجهة (3 مصادر ، 2 وجهة )... على سبيل المثال، يصبح ... المعرف : تحويل التعليمات إلى عمليات دقيقة . يخزن ما يصل إلى 6 عمليات دقيقة ... تخصيص و RAT ... قادر على العمل على ما يصل إلى 3 عمليات دقيقة لكل دورة ساعة... محطة حجز (RS)... مجموعة من جميع العمليات الدقيقة "غير المنفذة بعد" (حتى 20)... ترتيب الإيقاف: ... يُوقف ما يصل إلى 3 عمليات دقيقة لكل دورة ساعة... مجموعة OOO ... يتم اختيار ما يصل إلى 5 عمليات دقيقة جاهزة للموارد ، وإرسالها لكل دورة ساعة pop eaxesp1<-esp0+4, eax1<-[esp0]

[papworth-199604-16] بابوورث، ديفيد ب.؛ شركة إنتل (أبريل 1996). "ضبط بنية بنتيوم برو الدقيقة" (ملف PDF) . IEEE Micro . ص 14. ISSN 0272-1732 . مؤرشف من الأصل (ملف PDF) في 8 أكتوبر 2018. تم الاطلاع عليه في 8 أكتوبر 2018. تضمنت خطوة B0 العديد من أخطاء الشفرة الدقيقة وإصلاحات مسار السرعة للمشاكل التي تم اكتشافها في شريحة A-step .

[kagan-et-al-1997-17] 1 2 كاجان، مايكل؛ جوشمان، سيمشا؛ أورنستين، دورون؛ لين، ديريك (1997). "البنية الدقيقة لمعالجات بنتيوم بتقنية MMX ومعالجات بنتيوم II" (ملف PDF) . مجلة إنتل للتكنولوجيا (الربع الثالث): 6، 7. تشبه البنية الدقيقة لمعالج بنتيوم II تلك الخاصة بمعالج بنتيوم برو... تم تعديلها لتحويل تعليمات MMX الجديدة إلى عمليات دقيقة خاصة بمعالج بنتيوم برو (تمت إضافة عمليات دقيقة جديدة من نوع Single Instruction Multiple Data [SIMD] لتنفيذ الوظائف الجديدة). ... تم إنشاء مساعد برمجي دقيق لتصحيح المشكلة وإعادة العملية. المساعد هو حدث غير مرئي للمستخدم يقوم بمسح الجهاز ويسمح للبرنامج الدقيق بمعالجة المشكلات النادرة ولكن الصعبة. بما أن جميع تعليمات MMX تُصفّر TOS ، فإن المساعد يحتاج إلى كتابة TOS إلى الصفر وإعادة تشغيل العملية. ... يتم تعريف رموز العمليات غير القانونية، التي تمثل ثغرات في خريطة رموز عمليات تعليمات MMX، لتوليد استدعاء مساعد واحد (uop). يُوجه هذا الاستدعاء المساعد وحدة ROB لمسح الجهاز، مما يؤدي إلى تدفق التعليمات البرمجية الدقيقة المساعدة، وبالتالي معالجة المعالج لأخطاء رموز العمليات غير القانونية.

[hinton-et-al-2001-18] ١ ٢ ٣ ٤ هينتون، جلين؛ ساجر، ديف؛ أبتون، مايك؛ بوجز، داريل؛ كارمين، دوج؛ كايكر، آلان؛ روسيل، باتريس (٢٠٠١). تشاو، لين (محرر). "البنية الدقيقة لمعالج بنتيوم ٤" (ملف PDF) . مجلة إنتل للتكنولوجيا . العدد Q١. يتم فك تشفير بايتات تعليمات IA-32 إلى عمليات أساسية تسمى عمليات دقيقة (uops)... شكل متقدم من ذاكرة التخزين المؤقت للتعليمات من المستوى ١ (L1) يسمى ذاكرة تتبع التنفيذ... بين منطق فك تشفير التعليمات ونواة التنفيذ... لتخزين العمليات الدقيقة التي تم فك تشفيرها مسبقًا... يتم فك تشفير التعليمات مرة واحدة... ثم تُستخدم بشكل متكرر من هناك... لديها سعة تخزين تصل إلى ١٢ ألف عملية دقيقة... معدل نجاح مشابه لذاكرة تخزين مؤقت تقليدية للتعليمات من ٨ إلى ١٦ ألف بايت. ... يُجمّع العمليات الدقيقة في مجموعات من ست عمليات لكل سطر تتبع ... ذاكرة القراءة فقط للتعليمات البرمجية الدقيقة ... لتعليمات IA-32 المعقدة، مثل نقل السلاسل النصية، ولمعالجة الأخطاء والمقاطعات ... ينتقل مُخبِئ التتبع إلى ذاكرة القراءة فقط للتعليمات البرمجية الدقيقة التي تُصدر بدورها العمليات الدقيقة ... بعد أن تُنهي ذاكرة القراءة فقط للتعليمات البرمجية الدقيقة تسلسل العمليات الدقيقة ... تستأنف الواجهة الأمامية للجهاز جلب العمليات الدقيقة من مُخبِئ التتبع. ... التخزين المؤقت العميق لمعالج بنتيوم 4 (126 عملية دقيقة و48 عملية تحميل قيد التنفيذ)

[fog-micro-2020-19] فوغ، أغنر (25-05-2020). "البنية الدقيقة لوحدات المعالجة المركزية من إنتل، وإيه إم دي، وفيا" (ملف PDF) (دليل تحسين لمبرمجي لغة التجميع ومصممي المترجمات). الجامعة التقنية في الدنمارك. ص 49. ... إذا كان لدى وحدة معالجة دقيقة (μop) معامل فوري بحجم 32 بت خارج نطاق ±2 ¹⁵ بحيث لا يمكن تمثيله كعدد صحيح مُوَقَّع بحجم 16 بت، فستستخدم مدخلين من ذاكرة التخزين المؤقت للتتبع ما لم تتمكن من استعارة مساحة تخزين من وحدة معالجة دقيقة مجاورة. ... يمكن لوحدة معالجة دقيقة تحتاج إلى مساحة تخزين إضافية استعارة 16 بت من مساحة التخزين الإضافية من وحدة معالجة دقيقة مجاورة لا تحتاج إلى مساحة بيانات خاصة بها.

[bentley-rand-2001-20] بنتلي، بوب؛ غراي، راند (2001). تشاو، لين (محرر). "التحقق من صحة معالج إنتل® بنتيوم® 4" (ملف PDF) . مجلة إنتل للتكنولوجيا (الربع الأول): 29-26 . مناقشة الأخطاء

[gelas-20060501-21] 1 2 دي جيلاس، يوهان (1 مايو 2006). " معالج إنتل كور مقابل معمارية K8 من AMD" . AnandTech . ص 3. مؤرشف من الأصل في 12 أغسطس 2010. تم الاسترجاع في 23 يناير 2018. تم تجهيز معمارية Core بأربعة وحدات فك تشفير x86، 3 وحدات فك تشفير بسيطة ووحدة فك تشفير معقدة واحدة... لترجمة تعليمات x86 ذات الطول المتغير من 1 إلى 15 بايت إلى... تعليمات ثابتة الطول تشبه تعليمات RISC (تسمى العمليات الدقيقة). ... يتم ترجمة تعليمات x86 الشائعة إلى عملية دقيقة واحدة... وحدة فك التشفير المعقدة مسؤولة عن التعليمات التي تنتج ما يصل إلى 4 عمليات دقيقة. ... تتم معالجة تعليمات x86 الطويلة والمعقدة للغاية بواسطة مُسلسل التعليمات البرمجية الدقيقة. ... دمج العمليات الكلية... يتم دمج تعليمة المقارنة x86 ( ) مع تعليمة القفز ( ). CMPJNE TARG

[kim-et-al-2004-22] كيم، دونغكيون؛ شيه-وي لياو، ستيف؛ وانغ، بيري هـ.؛ ديل كوفيلو، خوان؛ تيان، شينمين؛ زو، شيانغ؛ وانغ، هونغ؛ يونغ، دونالد؛ جيركار، ميليند؛ شين، جون ب. (11 يناير 2004). "تجربة عملية مع خيوط مساعدة الجلب المسبق على معالجات إنتل متعددة الخيوط" (ملف PDF) . الصفحات 4، 5. تم الاطلاع عليه في 24 يناير 2018. ذاكرة التتبع من المستوى الأول: 12 ألف عملية دقيقة، ترابط مجموعات ثماني الاتجاهات، 6 عمليات دقيقة لكل سطر... مشترك: ذاكرة التتبع، ... فك تشفير تعليمات IA-32 ، ذاكرة قراءة فقط للتعليمات المصغرة، منطق إيقاف العمليات الدقيقة ، ... مقسم: قائمة انتظار العمليات الدقيقة

[intel-bios-19960112-23] 1 2 3 8: ميزة تحديث BIOS لمعالج Pentium Pro (ملف PDF) (تقرير). 2.0. إنتل. 12 يناير 1996. ص 45. تم الاطلاع عليه في 3 نوفمبر 2020. تعتمد عملية المصادقة على فك التشفير الذي يوفره المعالج للتحقق من صحة التحديث من مصادر قد تكون ضارة .

[Stiller_1996-24] ستيلر ، أندرياس. بول ماتياس ر. (12/05/1996). "Prozessorgeflüster" . ج't - مجلة لتقنية الكمبيوتر . الاتجاهات والأخبار / aktuell - Prozessoren (باللغة الألمانية). المجلد. 1996، لا. 6. شركة Verlag Heinz Heise GmbH & Co KG . ص. 20. ISSN 0724-8679 . مؤرشف من الأصل بتاريخ 28-08-2017 . تم الاسترجاع 2017/08/28 .

[mueller-199809-25] مولر، سكوت؛ زاكر، كريغ (سبتمبر 1998). ميناتيل، جيم؛ بايوس، جيل؛ كوجن، ريك (محررون). ترقية وإصلاح أجهزة الكمبيوتر الشخصية (ملف PDF) (طبعة الذكرى السنوية العاشرة ). دار نشر كيو . ص 79. ISBN 0-7897-1636-4تم الاطلاع عليه في 1 أكتوبر 2018. يدعم ملف قاعدة بيانات التحديث PEP6.PDB إصدارات المعالج (المراجعات) ومراجعات تحديث الشفرة الدقيقة... باستخدام أداة تحديث المعالج (CHECKUP3.EXE)،... يمكن التحقق بسهولة من... صحة تحديث الشفرة الدقيقة

[chen-ahn-20141211-26] 1 2 3 4 5 تشين، دامينغ دومينيك؛ آن، غيل جون (11 ديسمبر 2014). "تحليل أمني لبرمجيات المعالج x86 الدقيقة" (ملف PDF) . جامعة ولاية أريزونا . الصفحات 1، 5، 7. تاريخ الاسترجاع: 23 يناير 2018 . تتطلب تحديثات الشفرة الدقيقة للمعالج امتيازات المشرف (الحلقة الصفرية)... منذ سبعينيات القرن الماضي، قام مصنّعو المعالجات بفك تشفير x86... إلى سلسلة من... العمليات الدقيقة (uops) في معمارية RISC... وقدموا ذاكرة تصحيح قابلة للكتابة لتوفير آلية تحديث لتنفيذ إمكانيات تصحيح الأخطاء الديناميكية وتصحيح أخطاء المعالج، خاصة بعد خطأ FDIV الشهير في معالج بنتيوم عام 1994. ... معمارية P6 (بنتيوم برو) الدقيقة في عام 1995، ... معمارية K7 الدقيقة في عام 1999... مع المعالجة المتعددة المتناظرة (SMP)... يجب تنفيذها بشكل متزامن على كل معالج منطقي... ذاكرة RAM للتصحيح بالإضافة إلى MROM ... ما يصل إلى 60 تعليمة دقيقة، مع تنفيذ التصحيح بواسطة أزواج من سجلات المطابقة والوجهة. ... كتلة بحجم 520 بايت تحتوي على معامل RSA بطول 2048 بت، ويبدو أنه ثابت داخل كل عائلة معالجات. ويتبع ذلك أس RSA مكون من أربعة بايتات بقيمة ثابتة 11h

[shanley-1998-27] شانلي، ت. (1998). بنية نظام بنتيوم برو وبنتيوم 2. أديسون-ويسلي بروفيشنال. ص 435. ISBN 9780201309737.

[28] وولف، ألكسندر (30 يونيو 1997). "إنتل تستعد لكشف الأخطاء في وحدات المعالجة المركزية بنتيوم" . مجلة EE Times . العدد 960. مؤرشف من الأصل في 13 نوفمبر 1999. تم الاطلاع عليه في 3 أكتوبر 2018 - عبر Techweb . اسم مستعار غامض "ميزة تحديث BIOS". ... "يتم تصميم كل تحديث BIOS خصيصًا لإصدار معين من المعالج،" ... يتم تعيين كتلة البيانات مباشرةً - بعد فك التشفير - إلى الشفرة الدقيقة نفسها.

[wolfe-1997-29] وولف، ألكسندر (30 يونيو 1997). "ثغرة في ميزة كشف الأخطاء من إنتل" . مجلة EE Times . سانتا كلارا. مؤرشفة من الأصل في 9 مارس 2003. يقول أجاي مالهورترا، مدير التسويق التقني في قسم المعالجات الدقيقة بشركة إنتل: "لا يقتصر الأمر على تشفير كتلة البيانات التي تحتوي على تصحيح الشفرة الدقيقة، بل بمجرد أن يفحص المعالج رأس تحديث BIOS، هناك مستويان من التشفير يجب أن يتمّا داخل المعالج قبل أن يتمكن من تحميل التحديث بنجاح." ... سرٌّ محفوظٌ بعناية. يقول فرانك بينز، مهندس معماري في قسم المعالجات الدقيقة بشركة إنتل: "لا توجد وثائق. ليس الأمر كما لو كان بإمكانك الحصول على "كتاب أحمر" من إنتل يحتوي على هذه المعلومات مكتوبة. إنها في الواقع موجودة في أذهان أقل من 10 أشخاص في شركة إنتل بأكملها."

[30] "تنسيق ملفات تحديث التعليمات البرمجية الدقيقة لمعالج Intel P6" .

[31] بوريلو، بيترو؛ إيزدون، كاثرين؛ شوارزل، مارتن؛ تشيرني، رولاند؛ شوارتز، مايكل (2023)، CustomProcessingUnit: Reverse Engineering and Customization of Intel Microcode ، doi : 10.60882/CISPA.24614721.V1 ، تاريخ الاسترجاع: 10 نوفمبر 2025

[hardice-32] ١ ٢ ٣ "تفاصيل وضع Intel Probe" . هاردس . تم الاسترجاع في ٢٣ يناير ٢٠١٨. إرسال حزمة عبر BPM عند تنفيذ تعليمات خاصة... لتمكين تتبع التنفيذ الموسع، يجب تطبيق تصحيحات خاصة للتعليمات البرمجية الدقيقة... بالنسبة لمعالج Pentium 4 فقط، يوجد نوع ثانٍ... يُسمى تتبع التنفيذ الموسع للتعليمات البرمجية الدقيقة... يسمح ناقل سجل التحكم بدوره بالوصول إلى المصفوفات والوظائف الداخلية على المعالج، مثل الوصول إلى LLC و PROM الخاص بالتعليمات البرمجية الدقيقة/ الفيوز الظاهري . ... الموجود على حزمة وحدة المعالجة المركزية ولكنه ليس داخل شريحة السيليكون الخاصة بها. يحتوي PROM هذا أيضًا على التعليمات البرمجية الدقيقة التي تقوم وحدة المعالجة المركزية بتحميلها أثناء بدء التشغيل البارد. ... نقطة توقف على عنوان تعليمات برمجية دقيقة ٤٨ بت... يتم الوصول إليها بواسطة أوامر TAP BRKPTCTLA و BRKPTCTLB .

[elkins-1990-33] 1 2 إلكينز، ديفيد س. (شتاء 1990). "شركة NEC ضد شركة Intel: دليل لاستخدام إجراءات "الغرفة النظيفة" كدليل" . مجلة الكمبيوتر/القانون . 10 (4): 453. استخدام شركة NEC لإجراءات الغرفة النظيفة كدليل في المحاكمة... عرّف القاضي غراي الشفرة المصغرة... ضمن تعريف قانون حقوق النشر لـ "برنامج الكمبيوتر"،... الشفرة المصغرة لشركة Intel قابلة لحقوق النشر.... لم تتضمن الشفرة المصغرة لشركة Intel إشعار حقوق النشر المطلوب.... تم التنازل عن حقوق النشر.... لم يتبق لشركة Intel أي أساس لمطالبتها بالنسخ.

[hinckley-198701-34] هينكلي، روبرت سي. (يناير 1987). "شركة إن إي سي ضد إنتل: هل ستُجرّ الأجهزة إلى الثقب الأسود لحقوق النشر؟"مجلة سانتا كلارا لقانون التكنولوجيا المتقدمة . 3 (1). الملحق : تنسيقات الشفرة المصغرة؛ تنسيق 8086 / 8088؛ تنسيق V20 / V30

[leong-19880328-35] ليونغ، كاثي تشين (28 مارس 1988). "شاهدة إنتل تتراجع عن روايتها" . كمبيوتر وورلد . المجلد 22، العدد 13. سان خوسيه. الصفحات 83، 84. الرقم الدولي الموحد للدوريات 0010-4841 . تاريخ الاطلاع: 2 أكتوبر 2018 .

[intel-386-dx-199512-36] "معالج Intel386 DX الدقيق، معالج دقيق 32 بت بتقنية CHMOS مع إدارة ذاكرة متكاملة" (ملف PDF) . ديسمبر 1995. مؤرشف من الأصل في 3 سبتمبر 2004. يتحقق الاختبار الذاتي من وظائف جميع مكونات ذاكرة القراءة فقط للتحكم... سيحتوي سجل EAX على توقيع 00000000h، مما يشير إلى أن معالج Intel386 DX قد اجتاز اختباره الذاتي للبرمجيات الدقيقة ومحتويات PLA الرئيسية.

[37] "5.1 اختبار شامل في معالج Intel 80386" (ملف PDF) . الاختبار الذاتي المدمج (BIST) للأنظمة المدمجة . اختبار الأنظمة المدمجة. معهد IIT Kharagpur : 21. 7 أكتوبر 2006. تاريخ الاطلاع: 6 أكتوبر 2018. بالنسبة لذاكرة القراءة فقط (ROM)، يتم توليد الأنماط بواسطة عداد البرنامج المصغر الذي يُعد جزءًا من المنطق العادي.

[gelsinger-1999-38] 1 2 جيلسينجر، باتريك ؛ لينجار، سوندار؛ كراوسكوف، جوزيف؛ نادير، جيمس؛ إنتل (1999). التصميم بمساعدة الحاسوب والاختبار الذاتي المدمج في وحدة المعالجة المركزية i486™ (ملف PDF) . المؤتمر الدولي IEEE لتصميم الحاسوب لعام 1989: VLSI في الحواسيب والمعالجات. IEEE. الصفحات 200-201 .

[infoworld-20041017-39] ١ ٢ "حكم المحكمة ضد AMD يثير بعض القلق" . InfoWorld . ١٧ أكتوبر ١٩٩٤. ص ٥. تاريخ الاطلاع ٢٤ يناير ٢٠١٨. أفاد قرار المحكمة الفيدرالية في سان خوسيه، كاليفورنيا، بأن AMD لا تملك الحق في استخدام كود محاكاة الدوائر المتكاملة (ICE) الخاص بشركة Intel في معالجاتها الدقيقة . هذا الكود موجود في جميع معالجات AMD 486، ولكنه يُستخدم فقط في معالجات 486-DXL و486-DXLV منخفضة الطاقة. ... وقد بدأت AMD في إعادة تصميم خط إنتاجها بالكامل من معالجات 486 للتخلص من هذا الكود.

[wu-2004-40] وو، ديفيد م.؛ لين، مايك؛ ريدي، مادوكار؛ جابر، طلال؛ سابافارابو، أنيل؛ ثاتشر، لاري؛ شركة إنتل (2004). "استراتيجية مُحسَّنة لاختبار التصميم للذاكرة (DFT) وتوليد أنماط الاختبار لمعالج دقيق عالي الأداء من إنتل" (ملف PDF) . الصفحات 38، 43، 44. اختبار الوصول المباشر (DAT) للوصول إلى المصفوفة وتشخيصها، ووضع اختبار الكتابة الضعيفة القابل للبرمجة (PWWTM) لاختبار استقرار خلايا الذاكرة لتقليل وقت الاختبار. ... تتمثل استراتيجية اختبار DFT للمصفوفة في استخدام PBIST (الاختبار الذاتي المدمج القابل للبرمجة) لاختبار ذاكرة التخزين المؤقت من المستوى الثاني، واستخدام DAT لاختبار المصفوفات المتبقية. ... يتوفر PBIST من خلال وحدة تحكم JTAG TAP. ... وضع DAT في PX كما هو موضح في الشكل 4. ... يحتوي PX على عدد أكبر من المصفوفات (>110). ... تغطية اختبار المصفوفة في PX هي 99.3%، وهي الأعلى في عائلة بنتيوم 4.

[41] فريق أبحاث uCode (25 مايو 2020). "chip-red-pill/crbus_scripts" . GitHub . تم الاطلاع عليه بتاريخ 26 مايو 2020 .

[42] بحث إيجابي (21 يوليو 2020)، ptresearch/IntelTXE-PoC ، تم الاطلاع عليه بتاريخ 25 يوليو 2020

[ermolev-20200519-2-43] إرمولوف، مارك [@_markel___] (19 مايو 2020). "باستخدام ميزة اختبار الوصول المباشر المحلي (LDAT) DFT لمعالج Intel Atom، قمنا باستخراج ذاكرة القراءة فقط (ROM) الخاصة بتسلسل التعليمات البرمجية الدقيقة. كما استخرجنا ما نعتقد أنه ذاكرة القراءة فقط للتكامل (IROM) (البيانات الفورية للعمليات الدقيقة) وتمكنا حتى من تعديل ذاكرة الوصول العشوائي (RAM) الخاصة بتصحيح التعليمات البرمجية الدقيقة وسجلات المطابقة/التصحيح" ( تغريدة ) - عبر تويتر .

[bosch-20200522-44] بوش، بيتر (22-05-2020). "ملاحظات حول Intel LDAT" . تم الاسترجاع في 26-05-2020 . PDAT CR: 0x6A0؛ تحديد المصفوفة: 0-4

[

[

[

[ 4 ]

[ 5 ]

[ 6 ]

[ 7 ]

[ 8 ]

[ 9 ]

[ 10 ]

[ 11 ]

[ 12 ]

[ 13 ]

[ 14 ]

[ 15 ]

[ 16 ]

[ 17 ]

[ 18 ]

[ 19 ]

[ 20 ]

[ 21 ]

[ 22 ]

[ 23 ]

[ 24 ]

[ 25 ]

[ 26 ]

[ 27 ]

[ 28 ]

[ 29 ]

[ 30 ]

[ 31 ]

[ 32 ]

[ 33 ]

[ 34 ]

[ 35 ]

[ 36 ]

[ 37 ]

[ 38 ]

[ 39 ]

[ 40 ]

[ 41 ]

[ 42 ]

[ 43 ]

[ 44 ]