الترابط المتعدد

📅 آخر تحديث: ٢٣ يوليو ٢٠٢٦
✍️ نُشر في: ٢٣ يوليو ٢٠٢٦
📷 يحتوي على 4 صور
الموسوعة الحرة

في هذا التصوير عالي المستوى لـ HTT، يتم جلب التعليمات من ذاكرة الوصول العشوائي (تمثل المربعات ذات الألوان المختلفة تعليمات أربع عمليات مختلفة )، وفك تشفيرها وإعادة ترتيبها بواسطة الواجهة الأمامية (تمثل المربعات البيضاء فقاعات خط الأنابيب )، وتمريرها إلى نواة التنفيذ القادرة على تنفيذ التعليمات من برنامجين مختلفين أثناء نفس دورة الساعة . [1] [2] [3]

Hyper-threading (يُطلق عليه رسميًا Hyper-Threading Technology أو HT Technology ويُختصر إلى HTT أو HT ) هو تنفيذ تعدد العمليات المتزامنة (SMT) الخاص بشركة Intel والذي يُستخدم لتحسين التوازي في العمليات الحسابية (القيام بمهام متعددة في وقت واحد) التي يتم إجراؤها على معالجات x86 الدقيقة. تم تقديمه على معالجات خادم Xeon في فبراير 2002 وعلى معالجات سطح المكتب Pentium 4 في نوفمبر 2002. [4] ومنذ ذلك الحين، أدرجت Intel هذه التقنية في وحدات المعالجة المركزية من سلسلة Itanium و Atom و Core 'i' ، وغيرها. [5]

بالنسبة لكل نواة معالج موجودة فعليًا، يتعامل نظام التشغيل مع نواتين افتراضيتين (منطقيتين) ويشارك عبء العمل بينهما عندما يكون ذلك ممكنًا. تتمثل الوظيفة الرئيسية للترابط الفائق في زيادة عدد التعليمات المستقلة في خط الأنابيب؛ فهو يستفيد من بنية superscalar ، حيث تعمل تعليمات متعددة على بيانات منفصلة بالتوازي . مع HTT، تظهر نواة مادية واحدة كمعالجين لنظام التشغيل، مما يسمح بالجدولة المتزامنة لعمليتين لكل نواة. بالإضافة إلى ذلك، يمكن لعمليتين أو أكثر استخدام نفس الموارد: إذا لم تكن الموارد لعملية واحدة متاحة، فيمكن لعملية أخرى الاستمرار إذا كانت مواردها متاحة.

بالإضافة إلى ضرورة دعم تعدد العمليات المتزامن في نظام التشغيل، لا يمكن الاستفادة من تعدد العمليات بشكل صحيح إلا مع نظام تشغيل مُحسَّن خصيصًا لذلك. [6]

ملخص

نموذج بسرعة 3 جيجاهرتز من معالج Intel Pentium 4 الذي يشتمل على تقنية Hyper-Threading [7]

تقنية Hyper-Threading هي شكل من أشكال تقنية تعدد العمليات المتزامنة التي قدمتها شركة Intel، في حين تم تسجيل براءة اختراع المفهوم الكامن وراء هذه التقنية بواسطة شركة Sun Microsystems . من الناحية المعمارية، يتكون المعالج بتقنية Hyper-Threading من معالجين منطقيين لكل نواة، ولكل منهما حالة معمارية خاصة به. يمكن إيقاف كل معالج منطقي أو مقاطعته أو توجيهه بشكل فردي لتنفيذ خيط محدد، بشكل مستقل عن المعالج المنطقي الآخر الذي يشترك في نفس النواة المادية. [8]

على عكس تكوين المعالج المزدوج التقليدي الذي يستخدم معالجين ماديين منفصلين، تتقاسم المعالجات المنطقية في النواة متعددة الخيوط موارد التنفيذ. تتضمن هذه الموارد محرك التنفيذ، وذاكرة التخزين المؤقت، وواجهة ناقل النظام؛ تسمح مشاركة الموارد لمعالجين منطقيين بالعمل مع بعضهما البعض بكفاءة أكبر، وتسمح للمعالج المنطقي باستعارة الموارد من النواة المنطقية المتوقفة (على افتراض أن النواة المنطقية مرتبطة بنفس النواة المادية). يتوقف المعالج عندما يتعين عليه انتظار البيانات التي طلبها، من أجل الانتهاء من معالجة الخيط الحالي. تعتمد درجة الفائدة التي تظهر عند استخدام معالج متعدد الخيوط أو متعدد النواة على احتياجات البرنامج، ومدى جودة كتابته ونظام التشغيل لإدارة المعالج بكفاءة. [8]

تعمل تقنية Hyper-threading عن طريق تكرار أقسام معينة من المعالج - تلك التي تخزن الحالة المعمارية - ولكن ليس تكرار موارد التنفيذ الرئيسية . يسمح هذا لمعالج Hyper-threading بالظهور كمعالج "مادي" عادي بالإضافة إلى معالج " منطقي " إضافي لنظام التشغيل المضيف (ترى أنظمة التشغيل غير المدركة لـ HTT معالجين "ماديين")، مما يسمح لنظام التشغيل بجدولة خيطين أو عمليتين في وقت واحد وبشكل مناسب. عندما لا تكون موارد التنفيذ في معالج Hyper-threading قيد الاستخدام بواسطة المهمة الحالية، وخاصة عندما يتوقف المعالج، يمكن استخدام موارد التنفيذ هذه لتنفيذ مهمة مجدولة أخرى. (قد يتوقف المعالج بسبب خطأ في ذاكرة التخزين المؤقت أو خطأ في توقع الفرع أو اعتماد البيانات .) [9]

إن هذه التقنية شفافة لأنظمة التشغيل والبرامج. والحد الأدنى المطلوب للاستفادة من تقنية المعالجة المتعددة المتناظرة هو دعم المعالجة المتعددة المتناظرة (SMP) في نظام التشغيل، حيث لا تبدو المعالجات المنطقية مختلفة عن المعالجات المادية بالنسبة لنظام التشغيل.

من الممكن تحسين سلوك نظام التشغيل على الأنظمة متعددة المعالجات القادرة على المعالجة المتعددة الخيوط. على سبيل المثال، ضع في اعتبارك نظام SMP يحتوي على معالجين فعليين يعملان على المعالجة المتعددة الخيوط (بإجمالي أربعة معالجات منطقية). إذا لم يكن مجدول الخيوط في نظام التشغيل على دراية بالمعالجة المتعددة الخيوط، فسوف يعامل جميع المعالجات المنطقية الأربعة بنفس الطريقة. إذا كان هناك خيطان فقط مؤهلان للتشغيل، فقد يختار جدولة تلك الخيوط على المعالجين المنطقيين اللذين ينتميان إلى نفس المعالج المادي. سيكون هذا المعالج مشغولاً للغاية، وسيشارك موارد التنفيذ، بينما يظل المعالج الآخر خاملاً، مما يؤدي إلى أداء أضعف مما لو تمت جدولة الخيوط على معالجات مادية مختلفة. يمكن تجنب هذه المشكلة من خلال تحسين المجدول لمعاملة المعالجات المنطقية بشكل مختلف عن المعالجات المادية، وهو ما يمثل، بمعنى ما، شكلًا محدودًا من تغييرات المجدول المطلوبة لأنظمة NUMA .

تاريخ

أول ورقة بحثية منشورة تصف ما يُعرف الآن بالترابط المتعدد في أجهزة الكمبيوتر ذات الأغراض العامة كتبها إدوارد إس. ديفيدسون وليونارد إي. شار في عام 1973. [10]

قدمت شركة Denelcor, Inc. تقنية تعدد العمليات باستخدام معالج العناصر غير المتجانسة (HEP) في عام 1982. ولم يكن خط أنابيب معالج العناصر غير المتجانسة قادرًا على احتواء تعليمات متعددة من نفس العملية. ولم يكن يُسمح إلا بتعليمة واحدة من عملية معينة بالتواجد في خط الأنابيب في أي نقطة زمنية. وإذا قامت إحدى التعليمات من عملية معينة بمنع الأنبوب، فستستمر التعليمات من العمليات الأخرى بعد تفريغ خط الأنابيب.

تم منح براءة اختراع أمريكية للتكنولوجيا وراء تقنية المعالجة المتعددة الخيوط إلى كينيث أوكين في شركة صن مايكروسستمز في نوفمبر 1994. في ذلك الوقت، لم تكن تقنية معالجة CMOS متقدمة بما يكفي للسماح بتنفيذ فعال من حيث التكلفة. [11]

نفذت شركة إنتل تقنية فرط الترابط على معالج بهندسة x86 في عام 2002 باستخدام معالج Xeon القائم على Foster MP . كما تم تضمينها في معالج Pentium 4 القائم على Northwood بسرعة 3.06 جيجاهرتز في نفس العام، ثم ظلت كميزة في كل معالج Pentium 4 HT وPentium 4 Extreme Edition وPentium Extreme Edition منذ ذلك الحين. لم تستخدم خطوط معالجات Intel Core وCore 2 (2006) التي نجحت في خط طراز Pentium 4 تقنية فرط الترابط. لم يكن لدى المعالجات القائمة على بنية Core الدقيقة تقنية فرط الترابط لأن بنية Core الدقيقة كانت من نسل بنية P6 الدقيقة الأقدم . تم استخدام بنية P6 الدقيقة في الإصدارات السابقة من معالجات Pentium، وهي Pentium Pro و Pentium II و Pentium III (بالإضافة إلى مشتقاتها من Celeron و Xeon في ذلك الوقت). تمت إضافة الدعم لتقنية Hyper-Threading في نظامي التشغيل Windows 2000 SP3 و Windows XP SP1 .

أصدرت شركة إنتل معمارية Nehalem الدقيقة (Core i7) في نوفمبر 2008، حيث عادت تقنية فرط الترابط. احتوت معالجات Nehalem من الجيل الأول على أربعة أنوية مادية وتم توسيعها فعليًا إلى ثمانية خيوط. منذ ذلك الحين، تم إصدار كل من الطرازين ثنائي النواة وسداسي النواة، وتم توسيع نطاقهما إلى أربعة واثني عشر خيطًا على التوالي. [ 12] كانت نوى Intel Atom السابقة عبارة عن معالجات مرتبة، وأحيانًا مع قدرة فرط الترابط، لأجهزة الكمبيوتر المحمولة منخفضة الطاقة وأجهزة الكمبيوتر المكتبية منخفضة السعر. [13] تم إطلاق Itanium  9300 بثمانية خيوط لكل معالج (خيطان لكل نواة) من خلال تقنية فرط الترابط المحسنة. يتميز الطراز التالي، Itanium 9500 (Poulson)، بهندسة إصدار بعرض 12، مع ثمانية أنوية وحدة معالجة مركزية مع دعم ثمانية أنوية افتراضية أخرى عبر فرط الترابط. [14] تستخدم شرائح خادم Intel Xeon 5500 أيضًا فرط الترابط ثنائي الاتجاه. [15] [16]

مطالبات الأداء

وفقًا لشركة Intel، استخدم أول تنفيذ لتقنية تعدد الخيوط 5% فقط من مساحة القالب أكثر من المعالج غير المزود بتقنية تعدد الخيوط، لكن الأداء كان أفضل بنسبة 15-30%. [17] [18] تزعم شركة Intel تحسنًا في الأداء يصل إلى 30% مقارنةً بمعالج Pentium 4 المماثل له وغير المزود بتقنية تعدد الخيوط المتزامنة. تنص مجلة Tom's Hardware على ما يلي: "في بعض الحالات، يمكن لمعالج P4 يعمل بسرعة 3.0 جيجاهرتز مع تشغيل تقنية تعدد الخيوط أن يتفوق على معالج P4 يعمل بسرعة 3.6 جيجاهرتز مع إيقاف تشغيل تقنية تعدد الخيوط". [19] تزعم شركة Intel أيضًا تحسنًا كبيرًا في الأداء مع معالج Pentium 4 المزود بتقنية تعدد الخيوط في بعض خوارزميات الذكاء الاصطناعي.

بشكل عام، كان تاريخ أداء تقنية المعالجة المتعددة الخيوط مختلطًا في البداية. وكما يشير أحد التعليقات على الحوسبة عالية الأداء في نوفمبر 2002: [20]

يمكن أن تعمل تقنية Hyper-Threading على تحسين أداء بعض تطبيقات MPI ، ولكن ليس كلها. واعتمادًا على تكوين المجموعة، والأهم من ذلك، طبيعة التطبيق الذي يعمل على المجموعة، يمكن أن تختلف مكاسب الأداء أو حتى تكون سلبية. والخطوة التالية هي استخدام أدوات الأداء لفهم المجالات التي تساهم في مكاسب الأداء والمجالات التي تساهم في تدهور الأداء.

نتيجة لذلك، فإن تحسينات الأداء تعتمد بشكل كبير على التطبيق؛ [21] ومع ذلك، عند تشغيل برنامجين يتطلبان الاهتمام الكامل من المعالج، فقد يبدو الأمر في الواقع وكأن أحد البرنامجين أو كليهما يتباطأ قليلاً عند تشغيل تقنية Hyper-Threading. [22] ويرجع هذا إلى أن نظام إعادة التشغيل في Pentium 4 يربط موارد التنفيذ القيمة، مما يؤدي إلى معادلة موارد المعالج بين البرنامجين، مما يضيف مقدارًا متفاوتًا من وقت التنفيذ. تلقى معالجا Pentium 4 "Prescott" وXeon "Nocona" قائمة انتظار إعادة تشغيل تقلل من وقت التنفيذ المطلوب لنظام إعادة التشغيل وتتغلب تمامًا على عقوبة الأداء. [23]

وفقًا لتحليل أجرته شركة إنتل في نوفمبر 2009، فإن التأثيرات على الأداء الناتجة عن المعالجة المتعددة الخيوط تؤدي إلى زيادة زمن الوصول الإجمالي في حالة عدم تسبب تنفيذ الخيوط في مكاسب إجمالية كبيرة في الإنتاجية، والتي تختلف [21] حسب التطبيق. بعبارة أخرى، يزداد زمن الوصول الإجمالي للمعالجة بشكل كبير بسبب المعالجة المتعددة الخيوط، مع تقلص التأثيرات السلبية مع وجود المزيد من الخيوط المتزامنة التي يمكنها استخدام استخدام موارد الأجهزة الإضافية التي توفرها المعالجة المتعددة الخيوط بشكل فعال. [24] يتوفر تحليل أداء مماثل لتأثيرات المعالجة المتعددة الخيوط عند استخدامها للتعامل مع المهام المتعلقة بإدارة حركة المرور على الشبكة، مثل معالجة طلبات المقاطعة التي تولدها وحدات تحكم واجهة الشبكة (NICs). [25] تدعي ورقة بحثية أخرى عدم وجود تحسينات في الأداء عند استخدام المعالجة المتعددة الخيوط للتعامل مع المقاطعات. [26]

العيوب

عندما تم إصدار معالجات HT الأولى، لم تكن العديد من أنظمة التشغيل مُحسَّنة لتقنية المعالجة المتعددة الخيوط (على سبيل المثال Windows 2000 وLinux الأقدم من 2.4). [27]

في عام 2006، تعرضت تقنية المعالجة المتعددة الخيوط لانتقادات بسبب عدم كفاءتها في استخدام الطاقة. [28] على سبيل المثال، ذكرت شركة ARM (وهي شركة متخصصة في تصميم وحدات المعالجة المركزية منخفضة الطاقة) أن المعالجة المتعددة الخيوط المتزامنة يمكن أن تستخدم ما يصل إلى 46% من الطاقة أكثر من التصميمات ثنائية النواة العادية. وعلاوة على ذلك، زعموا أن المعالجة المتعددة الخيوط المتزامنة تزيد من استهلاك ذاكرة التخزين المؤقت بنسبة 42%، في حين تؤدي المعالجة ثنائية النواة إلى انخفاض بنسبة 37%. [29]

في عام 2010، قالت شركة ARM إنها قد تتضمن تعدد العمليات المتزامن في رقائقها المستقبلية؛ [30] ومع ذلك، تم رفض هذا لصالح تصميم 64 بت لعام 2012. [31] أنتجت شركة ARM نوى SMT في عام 2018. [32]

في عام 2013، تخلت شركة إنتل عن تقنية SMT لصالح التنفيذ خارج الترتيب لنوى معالج Silvermont ، حيث وجدت أن هذا أعطى أداءً أفضل مع كفاءة طاقة أفضل من عدد أقل من النوى باستخدام تقنية SMT. [33]

في عام 2017، تم الكشف عن أن معالجات Skylake و Kaby Lake من Intel بها خلل في تنفيذها لتقنية Hyper-Threading مما قد يتسبب في فقد البيانات. [34] تم إصدار تحديثات التعليمات البرمجية الدقيقة لاحقًا لمعالجة المشكلة. [35]

في عام 2019، مع Coffee Lake ، ابتعدت Intel مؤقتًا عن تضمين تقنية Hyper-Threading في معالجات سطح المكتب Core i7 السائدة باستثناء أجزاء Core i9 المتطورة أو وحدات المعالجة المركزية Pentium Gold. [36] كما بدأت في التوصية بتعطيل تقنية Hyper-Threading، حيث تم الكشف عن هجمات ثغرات جديدة في وحدة المعالجة المركزية والتي يمكن تخفيفها عن طريق تعطيل تقنية Hyper-Threading. [37]

حماية

في مايو 2005، أظهر كولين بيرسيفال أن الخيط الخبيث على بنتيوم 4 يمكنه استخدام هجوم قناة جانبية قائم على التوقيت لمراقبة أنماط الوصول إلى الذاكرة لخيط آخر يشاركه ذاكرة تخزين مؤقتة، مما يسمح بسرقة المعلومات التشفيرية. هذا ليس في الواقع هجوم توقيت ، حيث يقيس الخيط الخبيث وقت تنفيذه فقط. تشمل الحلول المحتملة لهذا تغيير المعالج لاستراتيجية إخراج ذاكرة التخزين المؤقت أو منع نظام التشغيل للتنفيذ المتزامن، على نفس النواة المادية، لخيوط ذات امتيازات مختلفة. [38] في عام 2018، عطل نظام التشغيل OpenBSD الترابط المتعدد "من أجل تجنب تسرب البيانات المحتمل من التطبيقات إلى برامج أخرى" بسبب ثغرات Foreshadow/L1TF . [39] [40] في عام 2019، أدت مجموعة من الثغرات الأمنية إلى توصية خبراء الأمن بتعطيل الترابط المتعدد على جميع الأجهزة. [41]

انظر أيضا

مراجع

  1. ^ Stokes, Jon (3 October 2002). "مقدمة إلى تعدد العمليات والتشغيل المتعدد العمليات والتشغيل المتعدد العمليات". Ars Technica . ص 2-3 . تم الاسترجاع في 30 سبتمبر 2015 .
  2. ^ ديبورا ت. مار؛ فرانك بينز؛ ديفيد إل. هيل؛ جلين هينتون؛ ديفيد أ. كوفاتي؛ ج. آلان ميلر؛ مايكل أبتون (12 ديسمبر 2006). "هندسة تقنية الترابط المتعدد والهندسة الدقيقة" (PDF) . cs.sfu.ca. مؤرشف من الأصل (PDF) في 23 سبتمبر 2015. تم الاسترجاع في 30 سبتمبر 2015 .
  3. ^ أناند لال شيمبي (5 أكتوبر 2012). "واجهة Haswell الأمامية – تحليل بنية Haswell الخاصة بشركة Intel". AnandTech . تم الاسترجاع في 30 سبتمبر 2015 .
  4. ^ "معالج Intel Pentium 4 بسرعة 3.06 جيجاهرتز مع تقنية Hyper-Threading: قتل عصفورين بحجر واحد." مختبرات X-bit. مؤرشف من الأصل في 31 مايو 2014. تم الاسترجاع في 4 يونيو 2014 .
  5. ^ "تقنية Intel® Hyper-Threading (تقنية Intel® HT)". Intel . تم الاسترجاع في 24 أكتوبر 2021 .
  6. ^ قائمة قابلية تبادل المكونات المطلوبة من Intel لمعالج Intel Pentium 4 مع تقنية Hyper-Threading، تتضمن قائمة بأنظمة التشغيل التي تتضمن تحسينات لتقنية Hyper-Threading؛ وهي Windows XP Professional 64، وWindows XP MCE، وWindows XP Home، وWindows XP Professional، وبعض إصدارات Linux مثل COSIX Linux 4.0، وRedHat Linux 9 (الإصدارات الاحترافية والشخصية)، وRedFlag Linux Desktop 4.0، وSuSe Linux 8.2 (الإصدارات الاحترافية والشخصية)
  7. ^ "الباحث عن مواصفات معالج Intel: SL6WK".
  8. ^ ab Thomadakis, Michael E. (17 March 2011). "هندسة معالج Nehalem ومنصات Nehalem-EP SMP" (PDF) . جامعة تكساس إيه آند إم. ص. 23. مؤرشف من الأصل (PDF) في 11 أغسطس 2014. تم الاسترجاع في 21 مارس 2014 .
  9. ^ Hennessy, John L.; Patterson, David A. (7 December 2017). Computer Architecture: A Quantitative Approach . Asanović, Krste ,, Bakos, Jason D.,, Colwell, Robert P.,, Bhattacharjee, Abhishek, 1984-, Conte, Thomas M., 1964- (الطبعة السادسة). Cambridge, MA. ISBN 978-0128119051. OCLC  983459758.{{cite book}}:CS1 maint: موقع الناشر المفقود ( الرابط )
  10. ^ "نظام متعدد المعالجات الصغيرة تم تنفيذه من خلال خطوط الأنابيب"، بقلم ليونارد شار وإدوارد ديفيدسون، IEEE Computer، فبراير 1974، ص 42-51، المجلد 7 https://www.computer.org/csdl/magazine/co/1974/02/4251/13rRUyoyhIt
  11. ^ أوكين، كينيث (1 نوفمبر 1994)، براءة اختراع الولايات المتحدة: 5361337 - طريقة وجهاز للتبديل السريع للعمليات في نظام الكمبيوتر، تم أرشفته من الأصل في 21 سبتمبر 2015 ، تم استرجاعه في 24 مايو 2016
  12. ^ "Extreme Gaming with the Intel® Core™ i7 Processor Extreme Edition". www.intel.com . مؤرشف من الأصل في 1 ديسمبر 2008.
  13. ^ "Intel® Atom™ Processor Microarchitecture". Intel.com. 18 مارس 2011. تم الاسترجاع في 5 أبريل 2011 .
  14. ^ "Intel تكشف عن ميزات جديدة لـ Itanium Poulson". Tomshardware.com. 24 أغسطس 2011. تم الاسترجاع في 2 يوليو 2017 .
  15. ^ "صفحة فهرس معالج الخادم". Intel.com. 18 مارس 2011. تم الاسترجاع في 5 أبريل 2011 .
  16. ^ "معالجات Intel Xeon Series 5500". Intel.com . تم الاسترجاع في 5 أبريل 2011 .
  17. ^ "Hyper-Threading Technology" (PDF) . Intel Technology Journal . 06 (1). 14 فبراير 2012. ISSN  1535-766X. مؤرشف من الأصل (PDF) في 19 أكتوبر 2012.
  18. ^ "كيفية تحديد فعالية تقنية Hyper-Threading مع تطبيق ما". software.intel.com . 28 أبريل 2011. مؤرشف من الأصل في 2 فبراير 2010.
  19. ^ "ملخص: في بعض الحالات، يمكن لـ P4 3.0HT أن يتفوق حتى على إصدار 3.6 جيجاهرتز: وحدة معالجة مركزية واحدة في تشغيل مزدوج: P4 3.06 جيجاهرتز بتقنية Hyper-Threading". Tomshardware.com. 14 نوفمبر 2002. تم الاسترجاع في 5 أبريل 2011 .
  20. ^ تاو لينج؛ رضوان علي؛ جينوي هسيه؛ كريستوفر ستانتون (نوفمبر 2002). "دراسة حول تقنية Hyper-Threading في مجموعات الحوسبة عالية الأداء" (PDF) . ديل. ص. 4. تم الاسترجاع في 12 نوفمبر 2012 .
  21. ^ بواسطة Joel Hruska (24 يوليو 2012). "Maximized performance: Comparing the effects of Hyper-Threading, software updates". extremetech.com . تم الاسترجاع في 2 مارس 2015 .
  22. ^ "تقييم أداء وحدة المعالجة المركزية - معيار - بنتيوم 4 2.8 و 3.0". users.telenet.be . مؤرشف من الأصل في 24 فبراير 2021 . تم الاسترجاع 12 أبريل 2011 .
  23. ^ "إعادة تشغيل: ميزات غير معروفة لنواة NetBurst. الصفحة 15". إعادة تشغيل: ميزات غير معروفة لنواة NetBurst . Xbitlabs. مؤرشف من الأصل في 14 مايو 2011. تم الاسترجاع في 24 أبريل 2011 .
  24. ^ فاليس، أنطونيو (20 نوفمبر 2009). "Performance Insights to Intel Hyper-Threading Technology". Intel . مؤرشف من الأصل في 17 فبراير 2015 . تم الاسترجاع في 26 فبراير 2015 .
  25. ^ "ضبط الشبكة والأداء". calomel.org . 12 نوفمبر 2013 . تم الاسترجاع في 26 فبراير 2015 .
  26. ^ "Linux kernel documentation: Scaling in the Linux Networking Stack". kernel.org . 1 ديسمبر 2014 . تم الاسترجاع في 2 مارس 2015 . يمكن ملاحظة الحمل لكل وحدة معالجة مركزية باستخدام أداة mpstat، ولكن لاحظ أنه في المعالجات التي تستخدم تعدد العمليات (HT)، يتم تمثيل كل تعدد العمليات كوحدة معالجة مركزية منفصلة. بالنسبة لمعالجة المقاطعات، لم تظهر تعدد العمليات أي فائدة في الاختبارات الأولية، لذا حدد عدد الطوابير بعدد نوى وحدة المعالجة المركزية في النظام.
  27. ^ "Hyper-Threading Technology – Operating systems that include optimizations for Hyper-Threading Technology". Intel.com. 19 سبتمبر 2011. تم الاسترجاع في 29 فبراير 2012 .
  28. ^ الممارسات المستدامة: المفاهيم والمنهجيات والأدوات والتطبيقات . رابطة إدارة موارد المعلومات. ديسمبر 2013. ص 666. ISBN 9781466648524.
  29. ^ "ARM ليست من محبي HyperThreading". theinquirer.net. 2 أغسطس 2006. مؤرشف من الأصل في 6 سبتمبر 2009. تم الاسترجاع في 29 فبراير 2012 .{{cite web}}:CS1 maint: عنوان URL غير مناسب ( الرابط )
  30. ^ جيرمولوك، توم (13 أكتوبر 2010). "حول MIPS وMIPS | مواقع الحوسبة الفائقة TOP500". Top500.org . مؤرشف من الأصل في 13 يونيو 2011 . تم الاسترجاع في 5 أبريل 2011 .
  31. ^ "ARM تطلق أول نواة معالج 64 بت للخوادم والهواتف الذكية". منتدى التصميم التقني . 30 أكتوبر 2012.
  32. ^ "Arm تطلق أول نواة Cortex قادرة على SMT | bit-tech.net". bit-tech.net . تم الاسترجاع في 2 ديسمبر 2023 .
  33. ^ ريك ميسلوسكي (8 مايو 2013). "نظرة عميقة على أول معالج محمول قابل للتطبيق من إنتاج إنتل: سيلفرمونت". ذا ريجيستر . تم الاسترجاع في 13 يناير 2014 .
  34. ^ تشيرغوين، ريتشارد (25 يونيو 2017). "تعاني وحدات المعالجة المركزية Skylake وKaby Lake من Intel من خطأ خطير في المعالجة المتعددة الخيوط". The Register . تم الاسترجاع في 4 يوليو 2017 .
  35. ^ "Skylake، Kaby Lake Chips Have a Crash Bug with Hyperthreading Enabled". Ars Technica . 26 يونيو 2017 . تم الاسترجاع في 25 نوفمبر 2017 .
  36. ^ Cutress, Ian (23 أبريل 2019). "معالجات Intel Core من الجيل التاسع: الإعلان عن جميع وحدات المعالجة المركزية 45 وات لأجهزة سطح المكتب والأجهزة المحمولة". AnandTech .
  37. ^ أرماسو، لوسيان (14 مايو 2019). "عيب جديد مشابه لـ Spectre من Intel يؤثر على الرقائق المصنعة منذ عام 2008". Tom's Hardware . مؤرشف من الأصل في 4 أغسطس 2019.
  38. ^ بيرسيفال، كولين (14 مايو 2005). "ذاكرة التخزين المؤقت المفقودة من أجل المتعة والربح" (PDF) . Daemonology.net . تم الاسترجاع في 14 يونيو 2016 .
  39. ^ "OpenBSD يعطل تقنية Hyper-Threading من Intel بسبب مخاوف من تسرب بيانات وحدة المعالجة المركزية" . تم الاسترجاع في 24 أغسطس 2018 .
  40. ^ "تعطيل SMT/Hyperthreading في جميع BIOSes من Intel - MARC". marc.info . تم الاسترجاع في 24 أغسطس 2018 .
  41. ^ جرينبيرج، آندي (14 مايو 2019). "Meltdown Redux: خلل في Intel يسمح للمتسللين بسرقة أسرار من ملايين أجهزة الكمبيوتر". WIRED . تم الاسترجاع في 14 مايو 2019 .
  • إنتل تستعرض تصميمًا مبتكرًا للمعالج، بيان صحفي صادر في أغسطس 2001
  • Intel – نظرة عامة عالية المستوى على Hyper-threading
  • Hyperthreading على مجلة MSDN
  • مقالة تمهيدية من Ars Technica
  • براءة اختراع أمريكية رقم 4,847,755
  • Merom وConroe وWoodcrest يخسرون HyperThreading
  • ZDnet: Hyperthreading يضر بأداء الخادم، كما يقول المطورون
  • ARM ليست من محبي HyperThreading - توضح مشاكل حلول SMT
  • تأثير Hyper-Threading على استخدام موارد المعالج في تطبيقات الإنتاج
تم الاسترجاع من "https://en.wikipedia.org/w/index.php?title=Hyper-threading&oldid=1232787250"
Original text
Rate this translation
Your feedback will be used to help improve Google Translate