توليف المنطق

في هندسة الحاسوب ، يُعدّ توليف المنطق عمليةً يتم من خلالها تحويل المواصفات المجردة لسلوك الدائرة المطلوب ، عادةً على مستوى نقل السجلات (RTL)، إلى تصميم مُنفّذ باستخدام البوابات المنطقية ، وذلك عادةً بواسطة برنامج حاسوبي يُسمى أداة التوليف . تشمل الأمثلة الشائعة لهذه العملية توليف التصاميم المُحددة بلغات وصف الأجهزة ، مثل VHDL و Verilog . ^{[ 1 ]} تُولّد بعض أدوات التوليف تدفقات بتية لأجهزة المنطق القابلة للبرمجة مثل PALs أو FPGAs ، بينما تستهدف أدوات أخرى إنشاء ASICs . يُعدّ توليف المنطق خطوةً من خطوات تصميم الدوائر في أتمتة التصميم الإلكتروني ، أما الخطوات الأخرى فهي التخطيط والتوجيه والتحقق والتدقيق .

تعود جذور توليف المنطق إلى معالجة جورج بول (1815-1864) للمنطق، فيما يُعرف الآن بالجبر البولياني . في عام 1938، بيّن كلود شانون أن الجبر البولياني ثنائي القيم قادر على وصف عمل دوائر التبديل. في البدايات، تضمن تصميم المنطق معالجة تمثيلات جداول الحقيقة كخرائط كارنو . ويخضع تبسيط المنطق القائم على خرائط كارنو لمجموعة من القواعد التي تحدد كيفية دمج عناصر هذه الخرائط. وعادةً ما يقتصر عمل المصمم البشري على خرائط كارنو التي تحتوي على ما يصل إلى أربعة أو ستة متغيرات.

كانت الخطوة الأولى نحو أتمتة تبسيط المنطق هي تقديم خوارزمية كوين-مكلوسكي، التي يمكن تطبيقها على الحاسوب. وقد قدمت هذه التقنية الدقيقة للتبسيط مفهومي المُضمِنات الأولية وأغطية التكلفة الدنيا، اللذين أصبحا حجر الزاوية في تبسيط المنطق على مستويين . أما اليوم، فقد أصبح برنامج إسبرسو، وهو مُبسط منطقي استدلالي أكثر كفاءة، الأداة القياسية لهذه العملية.كان مجال آخر من مجالات البحث المبكر هو تقليل عدد الحالات وتشفير آلات الحالة المحدودة (FSMs)، وهي مهمة كانت تُشكّل تحديًا كبيرًا للمصممين. وتركزت تطبيقات توليف المنطق بشكل أساسي في تصميم الحواسيب الرقمية. ولذلك، لعبت شركتا IBM ومختبرات بيل دورًا محوريًا في الأتمتة المبكرة لتوليف المنطق. وقد عجّل التطور من مكونات المنطق المنفصلة إلى مصفوفات المنطق القابلة للبرمجة (PLAs) بالحاجة إلى تقليل فعال ثنائي المستوى، حيث أن تقليل عدد الحدود في تمثيل ثنائي المستوى يقلل من المساحة في مصفوفة المنطق القابلة للبرمجة.

تُعدّ الدوائر المنطقية ثنائية المستوى ذات أهمية محدودة في تصميم الدوائر المتكاملة واسعة النطاق جدًا (VLSI)؛ إذ تستخدم معظم التصاميم مستويات متعددة من المنطق. ويُعتبر أي تمثيل للدائرة تقريبًا في لغة وصف السجلات (RTL) أو وصف السلوك تمثيلًا متعدد المستويات. وكان نظام LSS من شركة IBM من أوائل الأنظمة التي استُخدمت لتصميم الدوائر متعددة المستويات، حيث اعتمد على التحويلات المحلية لتبسيط المنطق. وقد حفّز العمل على نظام LSS ومُجمِّع Yorktown Silicon Compiler تقدمًا بحثيًا سريعًا في مجال توليف المنطق خلال ثمانينيات القرن الماضي. وساهمت عدة جامعات في هذا المجال من خلال إتاحة أبحاثها للجمهور، وأبرزها نظام SIS من جامعة كاليفورنيا، بيركلي ، ونظام RASP من جامعة كاليفورنيا، لوس أنجلوس، ونظام BOLD من جامعة كولورادو، بولدر . وفي غضون عقد من الزمن، انتقلت هذه التقنية إلى منتجات توليف المنطق التجارية التي تُقدّمها شركات أتمتة تصميم الإلكترونيات.

تُعدّ شركات Synopsys و Cadence و Siemens من أبرز مطوري وموفري برامج توليف الدوائر المنطقية . وتشمل أدوات التوليف الخاصة بهم Synopsys Design Compiler وCadence First Encounter وSiemens Precision RTL.

يُعدّ تصميم المنطق خطوةً في دورة التصميم القياسية، حيث يُحوّل التصميم الوظيفي للدائرة الإلكترونية إلى تمثيلٍ يُجسّد العمليات المنطقية والحسابية ، وتدفق التحكم ، وما إلى ذلك. ومن مخرجات هذه الخطوة الشائعة وصف RTL . وعادةً ما يلي تصميم المنطق خطوة تصميم الدائرة . في أتمتة التصميم الإلكتروني الحديثة، يُمكن أتمتة أجزاء من التصميم المنطقي باستخدام أدوات توليف عالية المستوى تعتمد على الوصف السلوكي للدائرة. ^{[ 2 ]}

تتألف العمليات المنطقية عادةً من عمليات AND وOR وXOR وNAND المنطقية، وهي أبسط أشكال العمليات في الدوائر الإلكترونية. وتُنفذ العمليات الحسابية عادةً باستخدام عوامل التشغيل المنطقية.

بهدف زيادة إنتاجية المصممين، أدت الجهود البحثية في مجال توليف الدوائر المحددة على المستوى السلوكي إلى ظهور حلول تجارية في عام 2004، ^{[ 3 ]} تُستخدم لتصميم الدوائر المتكاملة الخاصة بالتطبيقات (ASIC) ودوائر المصفوفات المنطقية القابلة للبرمجة (FPGA) المعقدة. تقوم هذه الأدوات تلقائيًا بتوليف الدوائر المحددة باستخدام لغات عالية المستوى، مثل ANSI C/C++ أو SystemC، إلى مواصفات مستوى نقل السجلات (RTL)، والتي يمكن استخدامها كمدخل لعملية توليف منطقي على مستوى البوابات. ^{[ 3 ]} باستخدام التوليف عالي المستوى، المعروف أيضًا باسم توليف ESL، يقوم المترجم بتوزيع العمل على دورات الساعة وعبر المكونات الهيكلية، مثل وحدات الحساب والمنطق (ALU) ذات الفاصلة العائمة، باستخدام إجراء تحسين، بينما في توليف منطق RTL (حتى من Verilog أو VHDL السلوكية، حيث يمكن لخيط التنفيذ إجراء عمليات قراءة وكتابة متعددة لمتغير واحد خلال دورة ساعة واحدة) تكون قرارات التوزيع هذه قد اتُخذت مسبقًا.

تستخدم التطبيقات العملية النموذجية للوظائف المنطقية شبكة متعددة المستويات من العناصر المنطقية. انطلاقًا من وصف RTL للتصميم، تقوم أداة التركيب بإنشاء شبكة منطقية متعددة المستويات مقابلة .

بعد ذلك، تُحسَّن هذه الشبكة باستخدام عدة تقنيات مستقلة عن التكنولوجيا قبل إجراء التحسينات المعتمدة على التكنولوجيا. وتتمثل دالة التكلفة النموذجية خلال التحسينات المستقلة عن التكنولوجيا في العدد الإجمالي للعناصر الحرفية للتمثيل المُحلَّل للدالة المنطقية (والذي يرتبط ارتباطًا وثيقًا بمساحة الدائرة).

أخيرًا، يُحوّل التحسين المعتمد على التقنية الدائرة المستقلة عن التقنية إلى شبكة من البوابات ضمن تقنية معينة. وتُستبدل تقديرات التكلفة البسيطة بتقديرات أكثر دقةً وتعتمد على التنفيذ أثناء وبعد عملية ربط التقنيات. وتخضع عملية الربط لقيود عوامل مثل البوابات المتاحة (الوظائف المنطقية) في مكتبة التقنية، وأحجام محركات كل بوابة، وخصائص التأخير والطاقة والمساحة لكل بوابة.

• مُجمِّع السيليكون
• مخطط القرار الثنائي
• التحقق الوظيفي
• حساب التفاضل البولياني
• برنامج Synthesis of Integral Design من شركة DEC ، وهو أداة من ثمانينيات القرن الماضي كانت تستخدم لتصميم وحدات المعالجة المركزية لأجهزة الكمبيوتر المركزية VAX 9000 وغيرها من الدوائر المتكاملة.

• دليل أتمتة التصميم الإلكتروني للدوائر المتكاملة ، من تأليف لافاجنو ومارتن وشيفر، رقم ISBN 0-8493-3096-3دراسة استقصائية لمجال أتمتة التصميم الإلكتروني . تم استخلاص الملخص أعلاه، بإذن، من المجلد الثاني، الفصل الثاني، بعنوان " توليف المنطق" من تأليف سونيل خاتري وناريندرا شينوي.

• بورغون، لوك؛ غرينر، آلان؛ برادو لوبيز إيوديس (أكتوبر 1994). "نهج متسق في توليف المنطق لهياكل FPGA". وقائع المؤتمر الدولي حول ASIC . بكين: 104-107 .
• جيانغ، جي-هونغ "رولاند"؛ ديفاداس، سرينيفاس (2009). "الفصل 6: توليف المنطق باختصار". في وانغ، لونغ-ترنغ؛ تشانغ، ياو-وين؛ تشنغ، كوانغ-تينغ (محررون). أتمتة التصميم الإلكتروني: التوليف والتحقق والاختبار . مورغان كوفمان. ISBN 978-0-12-374364-0.
• هاكتل، غاري د.؛ سومينزي، فابيو (2006) [1996]. خوارزميات توليف المنطق والتحقق . سبرينغر ساينس آند بيزنس ميديا . ISBN 0-7923-9746-0.
• حسون, سها ; ساساو، تسوتومو، محرران. (2002). التوليف المنطقي والتحقق . كلوير. رقم ISBN 978-0-7923-7606-4.
• بيركوفسكي، ماريك أ.؛ غريغيل، ستانيسلاف (20 نوفمبر 1995). "6. لمحة تاريخية عن أبحاث التفكيك". مسح للأدبيات حول تفكيك الدوال (ملف PDF) . الإصدار الرابع. مجموعة تفكيك الدوال، قسم الهندسة الكهربائية، جامعة بورتلاند، بورتلاند، أوريغون، الولايات المتحدة الأمريكية. CiteSeerX 10.1.1.64.1129 . مؤرشف (ملف PDF) من الأصل بتاريخ 28 مارس 2021. تم الاطلاع عليه بتاريخ 28 مارس 2021 . (188 صفحة)
• ستانكوفيتش، رادومير س. [بالألمانية] ؛ ساساو، تسوتومو؛ أستولا، جاكو تابيو [بالفنلندية] (أغسطس 2001). "منشورات في العشرين عامًا الأولى من نظرية التبديل وتصميم المنطق" (ملف PDF) . سلسلة مركز تامبيري الدولي لمعالجة الإشارات (TICSP). جامعة تامبيري للتكنولوجيا / TTKK، مونيستامو، فنلندا. ISSN 1456-2774 . S2CID 62319288. العدد 14. مؤرشف (ملف PDF) من الأصل بتاريخ 9 أغسطس 2017. تاريخ الاسترجاع: 28 مارس 2021 .  (4+60 صفحة)

• الوسائط المتعلقة بتصميم المنطق على ويكيميديا ​​كومنز