تقنية MOS 6502

بدأت موتورولا مشروع المعالج الدقيق 6800 عام 1971، وكان توم بينيت كبير مهندسيه. وفي عام 1973، استعان بينيت بتشوك بيدل لتقديم الدعم الهندسي لمنتجات عائلة 6800 التي كانت قيد التطوير آنذاك. ^{[ 5 ]} كان بينيت يعمل بالفعل على ما أصبح لاحقًا المعالج 6800. يقول بيدل عن بينيت: "لقد استعان بي لتقديم الدعم الهندسي للمنتج الذي كان قد بدأ العمل عليه بالفعل". ويضيف بيدل: "حاولت موتورولا إيقاف المشروع عدة مرات. لولا بينيت، لما كان المعالج 6800 ليُرى النور، ولما كان الكثير من الصناعة ليُرى النور أيضًا". ساهم بيدل في العديد من المجالات، بما في ذلك تصميم واجهة ACIA (الواجهة التسلسلية) للمعالج 6850.

كان بيدل يرافق مندوبي مبيعات موتورولا في زياراتهم للعملاء، ولاحظ أن العملاء ينفرون من التكلفة العالية لرقائق المعالجات الدقيقة. ^{[ 6 ]} في الوقت نفسه، كانت هذه الزيارات تُسفر دائمًا عن قيام المهندسين الذين قدمهم بإعداد قوائم تعليمات مطلوبة أصغر بكثير من "كل تلك التعليمات المعقدة" التي كانت مُضمنة في معالج 6800. ^{[ 7 ]} بدأ بيدل وأعضاء آخرون في الفريق بوضع الخطوط العريضة لتصميم معالج دقيق مُحسّن ذي حجم أصغر. في ذلك الوقت، كان مصنع موتورولا الجديد لتصنيع أشباه الموصلات في أوستن، تكساس ، يُواجه صعوبة في إنتاج رقائق MOS، وكان منتصف عام 1974 بداية ركود استمر عامًا كاملًا في صناعة أشباه الموصلات. كما أن العديد من موظفي ميسا، أريزونا، كانوا غير راضين عن الانتقال الوشيك إلى أوستن. ^{[ 8 ]}

لم تُبدِ إدارة قسم منتجات أشباه الموصلات في موتورولا أي اهتمام باقتراح بيدل للمعالج الدقيق منخفض التكلفة. وفي نهاية المطاف، تلقى بيدل خطابًا رسميًا يُطالبه بالتوقف عن العمل على النظام. ^{[ 9 ]} ردّ بيدل على الأمر بإبلاغ موتورولا بأن الخطاب يُمثل إعلانًا رسميًا "بالتخلي عن المشروع"، وبالتالي، فإن الملكية الفكرية التي طورها حتى تلك اللحظة أصبحت ملكًا له. ^{[ 10 ]} صُمم المعالج 6502 من قِبل العديد من المهندسين أنفسهم الذين صمموا عائلة معالجات موتورولا 6800 الدقيقة. ^{[ 11 ]}

في مقابلة أجريت في نوفمبر 1975، أقرّ رئيس مجلس إدارة موتورولا، بوب جالفين ، في نهاية المطاف بأن فكرة بيدل كانت جيدة وأن القسم فوّت فرصةً ثمينة، قائلاً: "لم نُحسن اختيار القادة في قسم منتجات أشباه الموصلات". أُعيد تنظيم القسم واستُبدلت إدارته. وقال نائب الرئيس الجديد للمجموعة، جون ويلتي: "فقدت مؤسسة مبيعات أشباه الموصلات حساسيتها لاحتياجات العملاء، ولم تعد قادرة على اتخاذ قرارات سريعة". ^{[ 12 ]}

بدأ بيدل البحث عن مصادر تمويل خارج شركة موتورولا لهذا المشروع الجديد. تواصل في البداية مع الرئيس التنفيذي لشركة موستيك ، إل جيه سيفين ، لكن طلبه قوبل بالرفض. اعترف سيفين لاحقًا أن السبب في ذلك هو خشيته من أن تقاضيهم موتورولا. ^{[ 13 ]}

أثناء زيارة بيدل لشركة فورد موتور في إحدى رحلاته التسويقية، ذكر بوب جونسون، الذي أصبح لاحقًا رئيس قسم أتمتة المحركات في فورد، أن زميلهم السابق جون بايفينين قد انتقل إلى شركة جنرال إنسترومنت وتعلم تصميم أشباه الموصلات بنفسه. ^{[ 14 ]} ثم أسس بايفينين شركة MOS Technology في فالي فورج، بنسلفانيا عام 1969 مع اثنين من المديرين التنفيذيين الآخرين من جنرال إنسترومنت، وهما مورت جافي ودون ماكلولين. استحوذت شركة ألين برادلي ، وهي مورد للمكونات الإلكترونية وأجهزة التحكم الصناعية، على حصة الأغلبية في عام 1970. ^{[ 15 ]} صممت الشركة وصنعت دوائر متكاملة مخصصة للعملاء، كما طورت خطًا من رقائق الآلات الحاسبة. ^{[ 16 ]}

بعد فشل جهود موستيك، تواصل بيدل مع بايفينين، الذي "فهم الفكرة فورًا". ^{[ 17 ]} في 19 أغسطس 1974، غادر تشاك بيدل، وبيل مينش، ورود أورجيل، وهاري باوكوم، وراي هيرت، وتيري هولت، وويل ماثيس شركة موتورولا للانضمام إلى شركة MOS. وانضم مايك جينز لاحقًا. من بين سبعة عشر مصممًا للرقائق ومصممًا للتخطيط في فريق 6800، غادر ثمانية. كان هدف الفريق تصميم وإنتاج معالج دقيق منخفض التكلفة للتطبيقات المدمجة، واستهداف أكبر قاعدة عملاء ممكنة. لم يكن هذا ممكنًا إلا إذا كان المعالج الدقيق منخفض التكلفة، وحدد الفريق سعرًا مستهدفًا للمشتريات بالجملة عند 5 دولارات . ^{[ 18 ]} صرح مينش لاحقًا أن الهدف لم يكن سعر المعالج نفسه، بل إنشاء مجموعة من الرقائق التي يمكن بيعها بسعر 20 دولارًا لمنافسة معالج إنتل 4040 الذي طُرح حديثًا والذي كان يُباع بسعر 29 دولارًا في مجموعة شرائح كاملة مماثلة. ^{[ 19 ]}

تُصنع الرقائق الإلكترونية بطباعة نسخ متعددة من تصميم الرقاقة على سطح رقاقة السيليكون ، وهي قرص رقيق من السيليكون عالي النقاء. يمكن طباعة الرقائق الأصغر حجمًا بأعداد أكبر على نفس الرقاقة، مما يقلل من سعرها النسبي. بالإضافة إلى ذلك، تحتوي الرقاقات دائمًا على عدد من العيوب الفيزيائية الدقيقة المنتشرة على سطحها. أي رقاقة تُطبع في ذلك الموضع ستفشل ويجب التخلص منها. الرقائق الأصغر حجمًا تعني أن احتمالية طباعة أي نسخة منها على موضع معيب أقل. لهذين السببين، تعتمد تكلفة المنتج النهائي بشكل كبير على حجم تصميم الرقاقة. ^{[ 20 ]}

كان من المفترض أن تكون رقائق 6800 الأصلية بحجم 180 × 180 ميل (4.6 مم × 4.6 مم) ، ولكن تم الانتهاء من التصميم بحجم 212 × 212 ميل (5.4 مم × 5.4 مم) ، أو مساحة قدرها      29.0  مم² ^{. [ 21} ] بالنسبة للتصميم الجديد، تطلب هدف التكلفة حجمًا قدره 153 × 168 ميل (3.9 ^مم × 4.3 مم) ، أو مساحة قدرها   16.6  مم ² ، أي ما يقرب من نصف حجم 6800. ^{[ 22 ]} ستكون هناك حاجة إلى العديد من التقنيات الجديدة لتحقيق هذا الهدف.

شهد السوق تطورين هامين بالتزامن مع تصميم معالج 6502، مما أدى إلى خفض التكاليف بشكل ملحوظ. تمثل التطور الأول في التحول إلى تقنية NMOS ذات الحمل الاستنزافي . استخدم معالج 6800 عملية تصنيع مبكرة لتقنية NMOS ، وهي وضع التحسين، والتي كانت تتطلب ثلاثة مصادر جهد تغذية. من أبرز ميزات معالج 6800 وجود مُضاعِف جهد مدمج يسمح  باستخدام مصدر جهد واحد +5 فولت لتوفير +5 و-5 و+12  فولت داخليًا، على عكس معالجات أخرى في تلك الحقبة مثل Intel 8080 التي كانت تتطلب ثلاثة منافذ تغذية منفصلة. ^{[ 23 ]} مع أن هذه الميزة قللت من تعقيد مصدر الطاقة وتصميم المنافذ، إلا أنها ظلت تتطلب خطوط طاقة منفصلة للبوابات المختلفة على الشريحة، مما زاد من التعقيد والحجم. بالانتقال إلى تصميم الحمل الاستنزافي الجديد،  أصبح مصدر جهد واحد +5 فولت كافيًا، مما ألغى كل هذا التعقيد. ^{[ 24 ]}

ومن المزايا الأخرى أن تصميمات التحميل الاستنزافي تستهلك طاقة أقل أثناء التبديل، مما يُسهم في خفض درجة حرارتها وزيادة سرعات تشغيلها. ومن النتائج العملية الأخرى أن إشارة الساعة في وحدات المعالجة المركزية القديمة كانت تتطلب قوة كافية لتحمل التبديد الحراري أثناء مرورها عبر الدوائر، وهو ما كان يستلزم في أغلب الأحيان شريحة خارجية منفصلة لتوفير إشارة قوية. ومع انخفاض متطلبات الطاقة في تصميم التحميل الاستنزافي، أمكن نقل إشارة الساعة إلى الشريحة، مما بسّط تصميم الحاسوب ككل. وقد أدت هذه التغييرات إلى تقليل التعقيد وتكلفة تنفيذ نظام كامل بشكل كبير. ^{[ 24 ]}

كان من أبرز التغييرات التي شهدها القطاع إدخال تقنية التغطية الإسقاطية . ففي السابق، كانت تُطبع الرقائق على سطح الرقاقة بوضع قناع عليها ثم تسليط ضوء ساطع عليه. وغالبًا ما كانت الأقنعة تلتقط جزيئات صغيرة من الغبار أو مادة مقاومة الضوء عند إزالتها عن الرقاقة، مما يُسبب عيوبًا في تلك المواقع عند تطبيق التغطية اللاحقة. ومع التصاميم المعقدة كوحدات المعالجة المركزية، كان يُستخدم ما بين 5 إلى 6 خطوات تغطية، وكان احتمال حدوث عيب في إحدى هذه الخطوات مرتفعًا جدًا. في معظم الحالات، كانت 90% من هذه التصاميم معيبة، مما ينتج عنه نسبة إنتاج لا تتجاوز 10%. وكان سعر النماذج العاملة يُغطي تكلفة إنتاج نسبة الـ 90% التي تم التخلص منها. ^{[ 25 ]}

في عام 1973، قدمت شركة بيركن-إلمر نظام Micralign ، الذي كان يعرض صورة القناع على الرقاقة بدلاً من الحاجة إلى التلامس المباشر. وبذلك، لم تعد الأقنعة تلتقط الأوساخ من الرقاقات، وأصبح عمرها الافتراضي يصل إلى 100,000 استخدام بدلاً من 10 استخدامات فقط. وقد أدى ذلك إلى القضاء على الأعطال المتتالية ومعدلات العيوب المرتفعة التي كانت تُلاحظ سابقاً في التصاميم المعقدة. وقفزت إنتاجية وحدات المعالجة المركزية فوراً من 10% إلى 60 أو 70%. وهذا يعني انخفاض سعر وحدة المعالجة المركزية بنفس النسبة تقريباً، وأصبح المعالج الدقيق فجأةً جهازاً شائع الاستخدام. ^{[ 25 ]}

كانت خطوط تصنيع شركة MOS Technology الحالية تعتمد على تقنية PMOS القديمة ، ولم تكن قد بدأت العمل بتقنية NMOS بعد عندما وصل الفريق. وعد بايفينين بتشغيل خط إنتاج NMOS في الوقت المناسب لبدء إنتاج وحدة المعالجة المركزية الجديدة. وقد وفى بوعده، حيث كان الخط الجديد جاهزًا بحلول يونيو 1975. ^{[ 26 ]}

قام تشاك بيدل ورود أورجيل وويل ماثيس بتصميم البنية الأولية للمعالجات الجديدة. ويقدم مقال نُشر في مجلة EDN في سبتمبر 1975 ملخصًا للتصميم على النحو التالي: ^{[ 27 ]}

تمثل عائلة معالجات MOS Technology 650X محاولة واعية من ثمانية موظفين سابقين في موتورولا، ممن عملوا على تطوير نظام 6800، لإنتاج معالج يحل محل 6800 ويتفوق عليه في الأداء، مع الحفاظ على سعر أقل. وبفضل الخبرة المكتسبة من مشروع 6800، أجرى فريق MOS Technology، بقيادة تشاك بيدل، التغييرات المعمارية التالية في معالج موتورولا المركزي...

كان التغيير الرئيسي من حيث حجم الشريحة هو إزالة مُشغّلات الحالة الثلاثية من مخارج ناقل العناوين. يحتوي ناقل الحالة الثلاثية على حالات للقيم 1 و 0 ومقاومة عالية . تُستخدم الحالة الأخيرة للسماح للأجهزة الأخرى بالوصول إلى الناقل، وتُستخدم عادةً للمعالجة المتعددة ، أو بشكل أكثر شيوعًا في هذه الأدوار، للوصول المباشر إلى الذاكرة (DMA). على الرغم من فائدة هذه الميزة، إلا أنها مكلفة من حيث الدوائر الإلكترونية على الشريحة. قام المعالج 6502 ببساطة بإزالة هذه الميزة، بما يتماشى مع تصميمه كوحدة تحكم منخفضة التكلفة تُستخدم لمهام محددة والتواصل مع أجهزة بسيطة . اقترح بيدل أن أي شخص يحتاج إلى هذا النوع من الوصول يمكنه تنفيذه باستخدام المعالج 74158. ^{[ 28 ] [ أ ]}

كان الاختلاف الرئيسي التالي هو تبسيط السجلات. بدايةً، أُزيل أحد المُراكمَين . تتطلب السجلات العامة، مثل المُراكمَين، وصول أجزاء عديدة من مُفكِّك التعليمات، مما يستلزم كميات كبيرة من الأسلاك لنقل البيانات من وإلى ذاكرتها. يُسهِّل وجود مُراكمَين العديد من مهام البرمجة، ولكنه يُضيف تعقيدًا كبيرًا لتصميم الشريحة نفسها. ^{[ 27 ]} وتحققت وفورات إضافية بتقليص حجم سجل المكدس من 16 إلى 8 بتات، مما يعني أن طول المكدس لا يتجاوز 256 بايت، وهو ما يكفي لدوره المقصود كوحدة تحكم دقيقة. ^{[ 27 ]}

تم تقسيم سجل الفهرسة IX ذي الـ 16 بت إلى قسمين، ليصبح X وY. والأهم من ذلك، أن أسلوب الوصول قد تغير. في معالج 6800، كان IX يحتوي على عنوان ذي 16 بت، يتم إزاحته برقم ذي 8 بتات مُخزّن مع التعليمة ويُضاف إلى العنوان. أما في معالج 6502 (ومعظم التصاميم المعاصرة الأخرى)، فقد تم تخزين عنوان الأساس ذي الـ 16 بتات في التعليمة، ثم أُضيف إليه الرقم X أو Y ذو الـ 8 بتات. ^{[ 28 ]}

وأخيرًا، تم تبسيط مجموعة التعليمات، مما سهّل عملية فك التشفير ومنطق التحكم. من بين التعليمات الأصلية البالغ عددها 72 تعليمة في معالج 6800، تم تنفيذ 56 تعليمة. ومن بين التعليمات التي تم حذفها تلك التي كانت تعمل بين مُراكمي معالج 6800، بالإضافة إلى العديد من تعليمات التفرع المستوحاة من معالج PDP-11 . ^{[ 28 ]}

كان لا بد من تحويل التصميم عالي المستوى للشريحة إلى رسومات للترانزستورات والوصلات البينية. في شركة MOS Technology، كانت عملية التخطيط يدوية للغاية، تُنفذ باستخدام أقلام الرصاص الملونة وورق البرشمان . تألف التخطيط من آلاف الأشكال المضلعة على ستة رسومات مختلفة؛ رسم لكل طبقة من طبقات عملية التصنيع. ونظرًا لمحدودية الحجم، كان لا بد من مراعاة تصميم الشريحة بالكامل باستمرار. عمل مينش وبايفينين على وحدة فك تشفير التعليمات ^{[ 30 ]،} بينما عمل مينش وبيدل وأورجيل على وحدة الحساب والمنطق (ALU) والسجلات. ومن التطورات الأخرى، التي طُورت خلال إحدى الحفلات، طريقة لمشاركة بعض الأسلاك الداخلية للسماح بتصغير حجم وحدة الحساب والمنطق. ^{[ 31 ]}

على الرغم من بذلهم قصارى جهدهم، انتهى التصميم النهائي بحجم أكبر من الحجم المستهدف الأصلي. كانت أبعاد أول رقائق 6502 هي 168 × 183 ميل (4.3 مم × 4.6 مم) ، بمساحة قدرها   19.8  مم² ^. لم يكن الإصدار الأصلي للمعالج يدعم خاصية التدوير إلى اليمين (ROR)، لذا حُذفت هذه التعليمات من الوثائق الأصلية. في النسخة اللاحقة من التصميم، تم تصغير حجم الشريحة وإضافة خاصية التدوير إلى اليمين، وأُدرجت هذه الخاصية في الوثائق المُعدّلة. ^{[ 32 ] [ ب ]}

قدمت شركة MOS معالجين دقيقين مبنيين على نفس التصميم الأساسي: المعالج 6501 الذي يُوصل بنفس مقبس معالج موتورولا 6800، والمعالج 6502 الذي أعاد ترتيب دبابيس التوصيل لدعم مذبذب ساعة مدمج. يعمل كلا المعالجين مع رقائق دعم أخرى مصممة للمعالج 6800. لكنهما لا يدعمان برمجيات المعالج 6800 لاختلاف مجموعة التعليمات والسجلات وأنماط العنونة. ^{[ 3 ]} كان رود أورجيل مسؤولاً عن تصميم المعالج 6501، وقد ساعد جون بوكانان في موتورولا على تصميم المعالج 6800. أما بيل مينش فقد صمم المعالج 6502، وهو مصمم معالج 6820 PIA في موتورولا. وساهم كل من هاري باوكوم ومايك جينز وسيدني آن هولت في تصميم التخطيط.

كان طرح معالج MOS Technology الدقيق مختلفًا عن إطلاق المنتجات التقليدي الذي يستغرق شهورًا. عادةً ما تُستخدم الدفعة الأولى من الدوائر المتكاملة الجديدة للاختبارات الداخلية وتُشارك مع عملاء مختارين كعينات هندسية . غالبًا ما تحتوي هذه الرقائق على عيوب تصميمية طفيفة تُصحح قبل بدء الإنتاج. كان هدف تشاك بيدل بيع الدفعة الأولى من رقائق 6501 و6502 للحضور في معرض ومؤتمر الإلكترونيات الغربية (WESCON) في سان فرانسيسكو، الذي بدأ في 16 سبتمبر 1975. كان بيدل متحدثًا بارعًا، وحظيت معالجات MOS Technology الدقيقة بتغطية واسعة في الصحافة المتخصصة. من أوائل هذه التغطيات مقالٌ كاملٌ على صفحة كاملة عن معالجي MCS6501 وMCS6502 في عدد 24 يوليو 1975 من مجلة Electronics . ^{[ 36 ]} نُشرت مقالات أيضًا في مجلة EE Times (24 أغسطس 1975)، ^{[ 37 ]} ومجلة EDN (20 سبتمبر 1975)، ومجلة Electronic News (3 نوفمبر 1975)، ومجلة Byte (نوفمبر 1975) ^{، [ 38 ]} ومجلة Microcomputer Digest (نوفمبر 1975). ^{[ 39 ]} ظهرت إعلانات المعالج 6501 في العديد من المطبوعات خلال الأسبوع الأول من أغسطس 1975. وكان من المقرر بيع المعالج 6501 في معرض WESCON بسعر 20 دولارًا أمريكيًا. ^{[ 40 ]} في سبتمبر 1975، تضمنت الإعلانات كلاً من المعالجين 6501 و6502. وكان سعر المعالج 6502 هو 25 دولارًا أمريكيًا فقط ( ما يعادل 150 دولارًا أمريكيًا في عام 2025 ). ^{[ 41 ]}

عندما وصلت شركة MOS Technology إلى معرض WESCON، وجدت أن العارضين ممنوعون من بيع أي شيء في قاعة العرض. فاستأجرت جناح ماك آرثر في فندق سانت فرانسيس ، ووجهت العملاء هناك لشراء المعالجات. في الجناح، وُضعت المعالجات في مرطبانات كبيرة لإيهام العملاء بأن الرقائق قيد الإنتاج ومتوفرة بسهولة. لم يكن العملاء على علم بأن النصف السفلي من كل مرطبان يحتوي على رقائق غير وظيفية. ^{[ 42 ]} كان سعر الرقائق 20 و 25 دولارًا ، بينما كانت حزمة التوثيق تُباع مقابل 10 دولارات إضافية . شُجع المستخدمون على تصوير المستندات، وهي طريقة غير مكلفة لشركة MOS Technology لتوزيع معلومات المنتج. احتوت أوراق البيانات الأولية على 55 تعليمة فقط، واستثنت تعليمة التدوير إلى اليمين (ROR)، التي لم تكن مدعومة في هذه الرقائق المبكرة. أشارت المراجعات في مجلتي Byte و EDN إلى غياب تعليمة ROR. عالجت المراجعة التالية للتصميم هذه المشكلة، واحتوت ورقة البيانات الصادرة في مايو 1976 على 56 تعليمة. أرادت شركة بيدل أن يتمكن كل مهندس وهاوٍ مهتم من الوصول إلى الرقائق والوثائق، بينما كانت شركات أشباه الموصلات الأخرى ترغب فقط في التعامل مع العملاء "الجادين". على سبيل المثال، كانت شركة ساينيتكس تُطلق المعالج الدقيق 2650، وطلبت إعلاناتها من القراء مراسلتها للحصول على معلومات على ورق الشركة الرسمي. ^{[ 43 ]}

كان طرح معالجَي 6501/6502 في الصحافة وفي مؤتمر WESCON ناجحًا. وقد لفتت التغطية الإعلامية انتباه شركة موتورولا، مما أدى إلى تعديلات في الأسعار ودعاوى قضائية. في أكتوبر 1975، خفّضت موتورولا سعر معالج 6800 الواحد من 175 دولارًا إلى 69 دولارًا . كما خُفّض سعر مجموعة تصميم النظام من 300 دولار إلى 150 دولارًا ، وأصبحت تتضمن لوحة دوائر مطبوعة. ^{[ 44 ]} في 3 نوفمبر 1975، سعت موتورولا إلى الحصول على أمر قضائي من المحكمة الفيدرالية لوقف شركة MOS Technology عن تصنيع وبيع منتجات المعالجات الدقيقة. كما رفعت دعوى قضائية تزعم فيها انتهاك براءات الاختراع واختلاس الأسرار التجارية. وادّعت موتورولا أن سبعة موظفين سابقين انضموا إلى شركة MOS Technology لإنشاء منتجات المعالجات الدقيقة الخاصة بها. ^{[ 45 ]}

كانت موتورولا شركة بمليارات الدولارات، ولديها قضية قوية ومحامون ذوو كفاءة عالية. في 30 أكتوبر 1974، قدمت موتورولا العديد من طلبات براءات الاختراع المتعلقة بعائلة المعالجات الدقيقة، وحصلت على 25 براءة اختراع. مُنحت الأولى في يونيو 1976، والثانية لبيل مينش في 6 يوليو 1976، لتصميم شريحة 6820 PIA. غطت هذه البراءات ناقل 6800 وكيفية تفاعل الشرائح الطرفية مع المعالج الدقيق. ^{[ 46 ]} بدأت موتورولا بتصنيع الترانزستورات في عام 1950، وكان لديها مجموعة من براءات اختراع أشباه الموصلات. قررت شركة ألين برادلي عدم خوض هذه القضية، وباعت حصتها في شركة MOS Technology للمؤسسين. ذُكرت أسماء أربعة من مهندسي موتورولا السابقين في الدعوى: تشاك بيدل، وويل ماثيس، وبيل مينش، ورود أورجيل. جميعهم كانوا مخترعين مذكورين في طلبات براءات اختراع 6800. خلال عملية الكشف عن الأدلة، اكتشفت موتورولا أن أحد المهندسين، مايك جينز، قد تجاهل تعليمات بيدل وأحضر وثائق تصميم معالج 6800 إلى شركة MOS Technology. ^{[ 47 ]} في مارس 1976، كانت شركة MOS Technology، المستقلة آنذاك، تعاني من ضائقة مالية، ما اضطرها إلى تسوية القضية. واتفق الطرفان على التخلي عن معالج 6501، ودفع 200 ألف دولار أمريكي لموتورولا ، وإعادة الوثائق التي ادعت موتورولا أنها سرية. كما اتفقت الشركتان على ترخيص براءات اختراع المعالجات الدقيقة بشكل متبادل . ^{[ 48 ]} في مايو من ذلك العام، خفضت موتورولا سعر معالج 6800 الواحد إلى 35 دولارًا أمريكيًا . وبحلول نوفمبر، استحوذت كومودور على شركة MOS Technology. ^{[ 49 ] [ 50 ]}

بعد تجاوز المشاكل القانونية، واجهت شركة MOS مشكلة إقناع المطورين بتجربة معالجها، مما دفع تشاك بيدل إلى تصميم نظام التطوير MDT650. ^{[ 51 ]} قام فريق آخر داخل الشركة بتصميم KIM-1 ، الذي بيع شبه مكتمل، وكان بالإمكان تحويله إلى نظام قابل للاستخدام بإضافة طرفية حاسوبية خارجية ومحرك أقراص كاسيت . ورغم نجاح مبيعاته في السوق المستهدف، وجدت الشركة أن KIM-1 يحقق مبيعات جيدة أيضًا بين الهواة والمهتمين بالتجارب التقنية. كما حقق نظام التحكم والتدريب والتطوير Rockwell AIM-65، ذو الصلة ، نجاحًا مماثلاً. واستند برنامج AIM 65 إلى برنامج MDT. وكان Synertek SYM-1 منتجًا مشابهًا إلى حد كبير .

كان أحد أوائل الاستخدامات الخارجية لهذا التصميم هو حاسوب Apple I الصغير، الذي طُرح عام 1976. ثم استُخدم المعالج 6502 في حاسوبي Commodore PET و Apple II ، ^{[ 52 ]} اللذين صدرا عام 1977. لاحقًا، استُخدم في حواسيب Atari ذات 8 بت ، وAcorn Atom ، و BBC Micro ، ^{[ 52 ]} و VIC-20 ، وتصاميم أخرى للحواسيب المنزلية والتجارية، مثل حواسيب Ohio Scientific و Oric . أما المعالج 6510 ، وهو خليفة مباشر للمعالج 6502 مزود بمنفذ إدخال/إخراج رقمي وناقل عناوين ثلاثي الحالات ، فقد كان المعالج المستخدم في حاسوب Commodore 64 المنزلي الأكثر مبيعًا . ^{[ 53 ] [ 54 ]}

كان لعائلة معالجات 6500 استخدامٌ هامٌ آخر في ألعاب الفيديو. أول من استخدم تصميم هذا المعالج كان جهاز أتاري VCS عام 1977، والذي أُعيد تسميته لاحقًا إلى أتاري 2600. استخدم جهاز VCS نسخةً معدلةً من معالج 6502 تُسمى 6507 ، والتي احتوت على عددٍ أقل من المنافذ، ما سمح لها بالوصول إلى 8 كيلوبايت فقط من الذاكرة. بيعت ملايين من أجهزة أتاري، كلٌ منها مزودٌ بمعالج MOS. كما استُخدمت هذه المعالجات بشكلٍ ملحوظٍ في نظام نينتندو الترفيهي (NES) وجهاز فاميكوم . كان معالج 6502 المستخدم في جهاز NES نسخةً ثانيةً من ريكو ، وهو نظامٌ جزئيٌ على شريحة ، يفتقر إلى الوضع العشري المُشفّر ثنائيًا ، ولكنه أضاف 22 سجلًا مُرتبطًا بالذاكرة ومكوناتٍ مدمجةً لتوليد الصوت وقراءة لوحة التحكم وقائمة الصور المتحركة (DMA) ^. أُطلق على هذا المعالج ^اسم 2A03 في أجهزة NTSC و ² A07 في أجهزة PAL ، وقد صُمم حصريًا لشركة نينتندو . 

استُخدم معالج 6502 أو أحد مشتقاته في جميع محركات الأقراص المرنة من كومودور لجميع أجهزة الكمبيوتر ذات 8 بت، بدءًا من سلسلة PET وصولًا إلى كومودور 128D، بما في ذلك كومودور 64. احتوت محركات أقراص PET مقاس 8 بوصات على معالجين من طراز 6502. استخدمت أتاري نفس معالج 6507 المستخدم في أتاري 2600 لمحركات الأقراص 810 و 1050 المستخدمة في جميع أجهزة الكمبيوتر ذات 8 بت، بدءًا من 400/800 وصولًا إلى XEGS.

في ثمانينيات القرن الماضي، استخدمت مجلة الإلكترونيات الشهيرة "إليكتور" المعالج في لوحة تطوير المعالجات الدقيقة الخاصة بها "جونيور كمبيوتر" .

استُخدم معالج WDC 65C02 ، وهو خليفة معالج 6502 بتقنية CMOS ، في أجهزة الكمبيوتر المنزلية ووحدات ألعاب الفيديو. استخدمته شركة آبل في سلسلة Apple II، بدءًا من Apple IIc والإصدارات اللاحقة من Apple IIe ، كما وفرت مجموعة أدوات لترقية أنظمة IIe القديمة بالمعالج الجديد. ^{[ 55 ]} اعتمدت شريحة Hudson Soft HuC6280 المستخدمة في TurboGrafx-16 على نواة 65C02. استخدم جهاز Atari Lynx شريحة مخصصة تُسمى "Mikey" ^{[ 56 ]} صممتها شركة Epyx ، وتضمنت خلية VLSI VL65NC02 مرخصة. استُخدمت نسخة G65SC12 من GTE Microcircuits (التي أعيد تسميتها لاحقًا إلى California Micro Devices) في BBC Master . كما تضمنت بعض طرازات BBC Master معالجًا مساعدًا إضافيًا من نوع G65SC102.

• أجهزة الكمبيوتر المنزلية ووحدات ألعاب الفيديو التي تستخدم معالج 6502 أو أحد إصداراته.
• 
  ذرة البلوط
• 
  أيكورن إلكترون
• 
  أبل 1
• 
  أبل 2
• 
  أبل IIe
• 
  أتاري 2600
• 
  أتاري 5200
• 
  أتاري 7800
• 
  أتاري 800
• 
  أتاري لينكس
• 
  بي بي سي ماستر
• 
  يا صغيري! 1
• 
  بي بي سي مايكرو
• 
  كومودور بي إي تي
• 
  العميد VIC-20
• 
  كومودور 64
• 
  كومودور 128
• 
  جهاز الكمبيوتر العائلي (فاميكوم)
• 
  نظام نينتندو الترفيهي
• 
  أوهايو ساينتيفيك تشالنجر 4P
• 
  أوراو
• 
  أوريك-1
• 
  أوريك أتموس
• 
  توربو جرافيكس-16

وكما هو الحال مع سلفه، 6800، فإن 6502 يحتوي على عدد قليل جدًا من المسجلات . وتشمل هذه المسجلات ^{[ 59 ]}

• A= مُجمِّع 8 بت
• P= 8 بت ^{[ 60 ]} حالة المعالج ، مع 7 علامات ؛ البت 5 غير مستخدم ويتم فرضه على 1 عند دفعه إلى المكدس.
  • n= سلبي
  • v= تجاوز
  • b= توقف (فقط في قيم المكدس، وليس في الأجهزة ^{[ 61 ]} )
  • d= عشري
  • i= تعطيل المقاطعة
  • z= صفر
  • c= حمل
• PC= عداد البرنامج ذو 16 بت
• S= مؤشر مكدس 8 بت
• X= فهرس 8 بت
• Y= فهرس 8 بت

وهذا بالمقارنة مع منافس معاصر، وهو معالج إنتل 8080 ، الذي يحتوي بدوره على مُجمِّع واحد 8 بت وعداد برنامج 16 بت، ولكنه يحتوي على ستة سجلات عامة الأغراض 8 بت إضافية (والتي يمكن دمجها في ثلاثة مؤشرات 16 بت) ومؤشر مكدس أكبر 16 بت. ^{[ 62 ]}

وللتعويض جزئيًا عن نقص المسجلات، يتضمن المعالج 6502 وضع عنونة الصفحة الصفرية الذي يستخدم بايت عنوان واحد في التعليمات بدلاً من البايتين اللازمين لعنونة الصفحة الكاملةذاكرة بسعة 64  كيلوبايت . وهذا يوفر وصولاً سريعاً إلى الأوليمكن توفير 256  بايت من ذاكرة الوصول العشوائي (RAM) باستخدام تعليمات أقصر. على سبيل المثال، تتطلب تعليمة إضافة قيمة من الذاكرة إلى القيمة الموجودة في المُراكم عادةً ثلاثة بايتات، بايت واحد للتعليمة وبايتان للعنوان ذي 16 بت. باستخدام الصفحة الصفرية، يتم تقليل هذا الحجم إلى عنوان 8 بت، مما يقلل طول التعليمة الإجمالي إلى بايتين، وبالتالي تحسين أداء التعليمات.

مساحة عناوين المكدس مرتبطة بشكل مباشر بصفحة الذاكرة $01، أي نطاق العناوين $0100( $01FF-- 256) 511. يتم الوصول إلى المكدس برمجياً عبر أربع تعليمات ضمنية لنمط العنونة، وتتمثل وظائفها في دفع أو سحب (إخراج) المُراكم أو سجل حالة المعالج. يُستخدم المكدس نفسه أيضاً لاستدعاءات الإجراءات الفرعية عبر تعليمات JSR (القفز إلى إجراء فرعي) وRTS (العودة من إجراء فرعي)، وللتعامل مع المقاطعات .

تستخدم الشريحة سجلات الفهرس والمكدس بكفاءة عالية مع عدة أنماط عنونة ، بما في ذلك نمط الصفحة الصفرية السريع ، المشابه للنمط الموجود في PDP-8 ، والذي يصل إلى مواقع الذاكرة من العنوان 0 إلى 255 باستخدام عنوان واحد مكون من 8 بتات (مما يوفر الدورة المطلوبة عادةً لجلب البايت الأعلى من العنوان). يستخدم كود 6502 الصفحة الصفرية بنفس طريقة استخدام كود المعالجات الأخرى للسجلات. في بعض الحواسيب الصغيرة التي تعتمد على 6502 والمزودة بنظام تشغيل، يستخدم نظام التشغيل معظم الصفحة الصفرية، تاركًا عددًا محدودًا من المواقع للمستخدم.

تشمل أنماط العنونة أيضًا العنونة الضمنية (تعليمات بايت واحد)؛ والعنونة المطلقة (3 بايتات)؛ والعنونة المطلقة المفهرسة (3 بايتات)؛ والعنونة المفهرسة للصفحة الصفرية (بايتان)؛ والعنونة النسبية (بايتان)؛ وعنونة المُراكم (بايت واحد)؛ والعنونة غير المباشرة x و y (بايتان)؛ والعنونة الفورية (بايتان). تستخدم تعليمات التفرع إزاحة مُوقّعة من 8 بتات نسبةً إلى التعليمة التي تلي التفرع؛ وبالتالي، يُترجم النطاق العددي من -128 إلى 127 إلى 128 بايتًا للخلف و127 بايتًا للأمام من التعليمة التي تلي التفرع (والتي تُعادل 126 بايتًا للخلف و129 بايتًا للأمام من بداية تعليمة التفرع). يعمل نمط المُراكم على سجل المُراكم ولا يحتاج إلى أي بيانات مُعاملة . يستخدم النمط الفوري مُعاملًا حرفيًا من 8 بتات .

تُعدّ الأنماط غير المباشرة مفيدةً لمعالجة المصفوفات وهياكل البيانات القائمة على المؤشرات. في النمط غير المباشر y (الذي يستغرق 5 أو 6 دورات )، يُضاف سجل Y ذو 8 بتات إلى عنوان أساسي ذي 16 بتًا يُقرأ من الصفحة الصفرية، والتي تقع على بُعد بايت واحد بعد رمز العملية. وبالتالي، يُعتبر سجل Y سجل فهرسة لأنه يُستخدم لتخزين فهرس فعلي . ^{[ هـ ]} لا تتطلب زيادة سجل الفهرسة للتنقل بين بايتات المصفوفة سوى دورتين إضافيتين. أما في النمط غير المباشر x ( الأقل استخدامًا )، فيُمكن إيجاد العنوان الفعلي للعملية في عنوان الصفحة الصفرية المُشكّل بإضافة البايت الثاني من التعليمات إلى محتويات سجل X. باستخدام الأنماط المفهرسة، تعمل الصفحة الصفرية فعليًا كمجموعة من 128 سجل عنوان إضافي (منخفض الأداء).

يُمكن للمعالج 6502 إجراء عمليات الجمع والطرح في النظام الثنائي أو النظام العشري المُشفّر ثنائيًا . عند وضع المعالج في وضع BCD باستخدام SEDتعليمة (set D flag)، تُجرى العمليات الحسابية العشرية، ما $99 + $01ينتج عنه $00 وتعيين علامة الحمل (C). أما في الوضع الثنائي، عند الدخول باستخدام تعليمة CLD(clear D flag)، فتُجرى العملية نفسها $9A مع مسح علامة الحمل. باستثناء لغة أتاري بيسك ، نادرًا ما استُخدم وضع BCD في تطبيقات الحواسيب المنزلية.

رموز عمليات تعليمات 6502 ( opcodes ) تتكون من 8  بتات، وتأخذ الشكل العام AAABBBCC، حيث يُحدد AAA وCC رمز العملية، بينما يُحدد BBB نمط العنونة. ^{[ 63 ]} على سبيل المثال، ORAتُجري هذه التعليمة عملية OR منطقية على بتات المُراكم مع قيمة أخرى. يكون رمز العملية للتعليمة على الشكل 000BBB01، حيث قد يكون BBB هو 010 لقيمة الوضع الفوري (ثابتة)، أو 001 لعنوان ثابت في الصفحة الصفرية، أو 011 لعنوان مطلق، وهكذا. ^{[ 63 ]} هذا النمط ليس عامًا، إذ توجد استثناءات، ولكنه يسمح بتحويل قيم رموز العمليات بسهولة إلى رموز التجميع لمعظم التعليمات، مع معالجة الحالات الشاذة باستخدام رمز خاص. ^{[ 63 ]}

من بين 256 رمزًا تشغيليًا ممكنًا باستخدام نمط 8 بت، يستخدم معالج 6502 الأصلي 151 رمزًا منها، مُنظمة في 56 تعليمة مع (ربما) أنماط عنونة متعددة . اعتمادًا على التعليمة ونمط العنونة، قد يتطلب الرمز التشغيلي صفرًا أو بايتًا واحدًا أو بايتين إضافيين للمعاملات. لذا، يتراوح طول تعليمات معالج 6502 من بايت واحد إلى ثلاثة بايتات. ^{[ 64 ] [ 65 ]} يُخزن المعامل بتنسيق little-endian المعتاد في معالج 6502 .

تستغرق كل تعليمة في وحدة المعالجة المركزية عددًا معينًا من دورات الساعة، يساوي عادةً عدد عمليات الوصول إلى الذاكرة. على سبيل المثال، يستغرق وضع الفهرسة المطلقة لتعليمة ORA أربع دورات ساعة؛ ثلاث دورات لقراءة التعليمة ودورة واحدة لقراءة قيمة العنوان المطلق. في حال عدم الوصول إلى أي ذاكرة، يكون عدد دورات الساعة دورتين. الحد الأدنى لدورات الساعة لأي تعليمة هو دورتين. عند استخدام العنونة المفهرسة، تُضاف دورة ساعة إضافية إذا تجاوزت النتيجة حدود الصفحة. كذلك، عند استخدام عنوان صفحة صفرية في وضع الفهرسة (مثل zp,X)، تُضاف دورة ساعة إضافية.

يدعم المعالج 65C816 ، وهو معالج CMOS ذو 16 بت من الجيل 6502، أيضًا عنونة 24 بت، مما يؤدي إلى تجميع التعليمات باستخدام معاملات من ثلاثة بايتات، مرتبة أيضًا بتنسيق little-endian.

الرموز الـ 105 المتبقية غير مُعرَّفة. في التصميم الأصلي، لم تُستخدم التعليمات التي تكون فيها البتات الأربعة الأقل أهمية  ( النصف بايت ) هي 3 أو 7 أو B أو F، مما أتاح مجالًا للتوسع المستقبلي. وبالمثل، كان عمود $x2 يحتوي على إدخال واحد فقط . تم توزيع الفتحات الـ 25 الفارغة المتبقية. استُخدمت بعض هذه الفتحات في معالج 65C02 لتوفير تعليمات جديدة وتعديلات على التعليمات الموجودة مع أنماط عنونة جديدة. تُرِكت تعليمات $xF فارغة في البداية للسماح لموردي الطرف الثالث بإضافة تعليماتهم الخاصة، ولكن الإصدارات اللاحقة من معالج 65C02 اعتمدت مجموعة من تعليمات معالجة البتات التي طورتها شركة روكويل لأشباه الموصلات .LDX #constant

تتكون عبارة لغة التجميع 6502 من رمز تعليمي مكون من ثلاثة أحرف ، متبوعًا بأي معاملات . أما التعليمات التي لا تأخذ معاملًا منفصلًا ولكنها تستهدف سجلًا واحدًا بناءً على نمط العنونة، فتدمج السجل المستهدف في الرمز التعليمي، لذا يستخدم المجمع الرمز INXبدلاً من INC Xلزيادة قيمة السجل X.

يُمثل كود لغة التجميع 6502 التالي روتينًا فرعيًا يُسمى ، يقوم بنسخ سلسلة نصية منتهية بـ null من موقع إلى آخر، مع تحويل الأحرف الكبيرة إلى أحرف صغيرة. تُسمى السلسلة المنسوخة "المصدر"، وتُسمى السلسلة التي تُخزن فيها السلسلة المصدر المُحوّلة "الوجهة".TOLOWER

 0080 0080 00 04 0082 00 05 0600 0600 A0 00 0602 B1 80 0604 F0 11 0606 C9 41 0608 90 06 060A C9 5B 060C B0 02 060E 09 20 0610 91 82 0612 C8 0613 D0 ED 0615 38 0616 60 0617 91 82 0619 18 061A 60 061B 

; TOLOWER: ; ; تحويل سلسلة أحرف منتهية بـ null إلى أحرف صغيرة. ; الحد الأقصى لطول السلسلة هو 255 حرفًا، بالإضافة إلى نهاية السلسلة الفارغة . ; ; المعلمات: ; ; SRC – عنوان سلسلة المصدر ; DST – عنوان سلسلة الوجهة ; ORG $0080 ; SRC .WORD $0400 ; مؤشر سلسلة المصدر DST .WORD $0500 ; مؤشر سلسلة الوجهة ; ORG $0600 ; عنوان بدء التنفيذ ; TOLOWER LDY # $00 ; فهرس البداية ; LOOP LDA ( SRC ), Y ; الحصول من سلسلة المصدر BEQ DONE ; نهاية السلسلة ; CMP # 'A' ; إذا كان أصغر من أبجدية UC... BCC SKIP ; نسخ دون تغيير ; CMP # 'Z' + 1 ; إذا كان أكبر من حرف UC... BCS SKIP ; نسخ دون تغيير ; ORA # %00100000 ; تحويل إلى أحرف صغيرة ; SKIP STA ( DST ), Y ; تخزين في سلسلة الوجهة INY ; زيادة الفهرس BNE LOOP ; الحرف التالي ; ; ملاحظة: إذا التف Y، فستُترك سلسلة الوجهة في حالة غير مُعرَّفة . ; نُعيِّن قيمة carry للإشارة إلى ذلك للدالة المُستدعِية. ; SEC ; الإبلاغ عن خطأ "السلسلة طويلة جدًا" &... RTS ; العودة إلى الدالة المُستدعِية ; DONE STA ( DST ), Y ; إنهاء سلسلة الوجهة CLC ; الإبلاغ عن اكتمال التحويل &... RTS ; العودة إلى الدالة المُستدعِية ; .END

قام مركز التصميم الغربي بتصميم، واعتبارًا من عام 2025لا تزال شركة ريكو تُنتج معالج WDC 65C816 S، وهو معالج ذو 16 بت ونواة ثابتة، يُعدّ خليفةً للمعالج 65C02 . يُعتبر W65C816S نسخةً أحدث من المعالج 65C816، الذي يُشكّل نواة جهاز Apple IIGS ، وهو أساس معالج Ricoh 5A22 الذي يُشغّل نظام Super Nintendo Entertainment System . يتضمن W65C816S تحسينات طفيفة مقارنةً بالمعالج 65C816، مما يجعله ليس بديلاً متوافقاً تماماً مع المعالج السابق من حيث المكونات. من بين هذه التحسينات، تحويل المعالج إلى نواة ثابتة، مما يُتيح إمكانية إيقاف الساعة في أي مرحلة دون فقدان البيانات من السجلات. يتوفر W65C816S لدى موزعي الإلكترونيات منذ مارس 2020، وهو مُصنّف رسمياً للعمل بتردد 14  ميجاهرتز.

قام مركز التصميم الغربي أيضًا بتصميم وإنتاج المعالج 65C802 ، وهو عبارة عن نواة 65C816 مزودة بمساحة عناوين 64 كيلوبايت في حزمة متوافقة مع دبابيس 65(C)02. كان من الممكن تركيب المعالج 65C802 على لوحة 6502، حيث كان يعمل كمعالج 65C02 عند التشغيل، في وضع المحاكاة. وكما هو الحال مع المعالج 65C816، فإن تسلسل تعليمات من اثنتين كان يُحوّل المعالج 65C802 إلى وضع التشغيل الأصلي، مما يُتيح الوصول إلى مُجمّعه ذي 16 بت وسجلات الفهرسة ، بالإضافة إلى ميزات أخرى للمعالج 65C816. لم يُستخدم المعالج 65C802 على نطاق واسع، وتوقف إنتاجه.

• بيدل، تشاك (12 يونيو 2014). "التاريخ الشفوي لتشاك بيدل" (مقابلة). أجراها دوغ فيربيرن وستيفن دايموند. مؤرشفة من الأصل بتاريخ 18 نوفمبر 2021.
• باغنال، برايان (2010). كومودور، شركة على الحافة (  الطبعة الثانية). وينيبيغ، مانيتوبا: دار فاريانت للنشر. ISBN 978-0-9738649-6-0.
• بينيت، توماس؛ إيكيس، جون؛ لاتين، ويليام (بيل)؛ لافيل، جيف (28 مارس 2008). "جلسة التاريخ الشفوي لهاتف موتورولا 6800" (ملف PDF) (مقابلة). أجراها ديفيد لوز. أُرشف (ملف PDF) من النسخة الأصلية بتاريخ 13 أبريل 2021. تم الاطلاع عليه بتاريخ 30 يناير 2021 .
• كوشمان، روبرت هـ. (20 سبتمبر 1975). "معالجات دقيقة من الجيل الثاني والنصف - قطع غيار بقيمة 10 دولارات تؤدي أداءً مماثلاً للمعالجات الصغيرة منخفضة التكلفة" (ملف PDF) . EDN . 20 (17). بوسطن: دار نشر كاهنرز: 36-42 . مؤرشف من النسخة الأصلية (ملف PDF) في 24 أبريل 2016.
• مقابلة مع ويليام مينش، ستانفورد ومشروع وادي السيليكون، 9 أكتوبر 1995. نص المقابلة