شريحة RISC واحدة

معالج RISC أحادي الشريحة ، أو RSC ، هو معالج دقيق أحادي الشريحة طورته وصنعته شركة آي بي إم (IBM). كان RSC نسخةً مُصغّرة من معالج POWER1 ، وهو وحدة معالجة مركزية متعددة الشرائح (CPU) تعتمد على بنية مجموعة تعليمات POWER (ISA). استُخدم في طرازات محطات العمل منخفضة التكلفة من عائلة IBM RS/6000 ، مثل الطرازين 220 و230.

كان معالج RSC يعمل بترددات 33 و45  ميجاهرتز. ويحتوي على ثلاث وحدات تنفيذ : وحدة حسابية ثابتة النقطة ، ووحدة حسابية عائمة النقطة ، ومعالج تفرع؛ بالإضافة إلى  ذاكرة تخزين مؤقت موحدة للتعليمات والبيانات بسعة 8 كيلوبايت. وكما هو الحال في معالج POWER1، تم دمج وحدة التحكم بالذاكرة ووحدات الإدخال/الإخراج بشكل محكم، حيث تقع الوحدات الوظيفية المسؤولة عن الوظائف - وحدة واجهة الذاكرة ووحدة التسلسل - على نفس شريحة المعالج. ويحتوي معالج RSC على تسع وحدات وظيفية: وحدة تنفيذ النقطة الثابتة (FXU)، ووحدة تنفيذ النقطة العائمة (FPU)، ووحدة إدارة الذاكرة (MMU)، ووحدة واجهة الذاكرة (MIU)، ووحدة التسلسل، ووحدة المعالجة المشتركة على الشريحة (COP)، ووحدة جلب التعليمات، ووحدة قائمة انتظار التعليمات وإرسالها.

تُنفّذ وحدة النقطة الثابتة تعليمات الأعداد الصحيحة ، وتُولّد العناوين في عمليات التحميل والتخزين، وبعض أجزاء تعليمات التفرع. تتكون هذه الوحدة من ثلاث مراحل: فك التشفير ، والتنفيذ ، والكتابة . تتطلب بعض التعليمات عدة دورات في مرحلة التنفيذ قبل إتمامها.

تُنفّذ وحدة الفاصلة العائمة تعليمات الفاصلة العائمة . على عكس معالج POWER1، لا يمتلك معالج RSC إمكانية إعادة تسمية السجلات نظرًا لمحدودية مساحة الشريحة التي يجب أن تتسع لها هذه الوحدة. ولتوفير مساحة أكبر على الشريحة، يبلغ عرض مصفوفة الضرب والجمع للفاصلة العائمة 32 بت. ولإجراء عمليات 64 بت ( دقة مزدوجة )، تُقسّم المعاملات إلى قسمين، وتمر التعليمات مرتين عبر مصفوفة الضرب والجمع. تتكون سلسلة عمليات الفاصلة العائمة من أربع مراحل: فك التشفير ، والضرب ، والجمع ، والكتابة .

يحتوي معالج RSC على ذاكرة تخزين  مؤقتة موحدة بسعة 8 كيلوبايت، بدلاً من ذاكرتي التخزين المؤقت المنفصلتين للتعليمات والبيانات الكبيرة كما في معالج POWER1. تعتمد ذاكرة التخزين المؤقتة الموحدة على التجميع ثنائي الاتجاه، وتستخدم سياسة التخزين المباشر دون إعادة تحميل عند فشل التخزين، وسياسة الاستبدال الأقل استخدامًا مؤخرًا (LRU). يبلغ حجم سطر التخزين المؤقت 64 بايت، ويُقسّم كل سطر إلى أربعة أجزاء رباعية الكلمات (16 بايت)، حيث يُخصص لكل جزء رباعي بت صلاحية خاص به في دليل التخزين المؤقت. خلال كل دورة، يمكن قراءة أربع كلمات من ذاكرة التخزين المؤقتة وكتابة كلمتين مزدوجتين إليها.

يبلغ عرض ناقل بيانات الذاكرة 72 بت، حيث يُستخدم 64 بت لمسار البيانات و8 بت لرمز تصحيح الأخطاء (ECC). تتولى وحدة واجهة الذاكرة إدارة الناقل وإجراء فحوصات ECC على البيانات الواردة إلى المعالج. تتميز منطق ECC بقدرتها على تصحيح أخطاء البت الواحد. بالمقارنة مع معالج POWER1، فإن ناقل بيانات ذاكرة RSC أضيق ويستخدم وحدات SIMM قياسية بدلاً من بطاقات الذاكرة المخصصة.

احتوت وحدة RSC على ما يقارب مليون ترانزستور على شريحة بحجم 14.9  مم × 15.2  مم (226.48  مم² ⁾ من إنتاج شركة IBM بتقنية أشباه الموصلات المعدنية المؤكسدة التكميلية (CMOS) ، مع حد أدنى لحجم المكونات يبلغ 0.8 ميكرومتر وثلاثة مستويات من التوصيلات. وهي مُغلّفة في وحدة مصفوفة دبابيس خزفية بحجم 36 مم × 36 مم ، تحتوي على 201 دبوس إشارة. وتتطلب مصدر طاقة بجهد 3.6 فولت، وتستهلك 4 واط أثناء التشغيل بتردد 33 ميجاهرتز.   

• PowerPC 601 الذي كان في الأساس نسخة أرخص وأقل قوة من RSC مع إضافة بعض تعليمات PowerPC .
• RAD6000 وهو نسخة مقاومة للإشعاع من RSC.

• مور، سي آر، بالسر، دي إم، موهيتش، جيه إس، وإيست، آر إي (1992). "معالج IBM أحادي الشريحة RISC (RSC)" (ملف PDF) . وقائع المؤتمر الدولي لعام 1991 التابع لمعهد مهندسي الكهرباء والإلكترونيات (IEEE) حول تصميم الحواسيب بتقنية VLSI في الحواسيب والمعالجات . جمعية IEEE للحاسبات. الصفحات 200-204 . ISBN  978-0-8186-3110-8تمت أرشفة هذا الملف من النسخة الأصلية (PDF) بتاريخ 4 أكتوبر 2013.{{cite conference}}: صيانة CS1: أسماء متعددة: قائمة المؤلفين ( رابط )