مصفوفة قابلة لإعادة التشكيل ذات حبيبات خشنة

📅 آخر تحديث: ٢٥ يوليو ٢٠٢٦
✍️ نُشر في: ٢٥ يوليو ٢٠٢٦
📷 يحتوي على 4 صور
الموسوعة الحرة

المصفوفة القابلة لإعادة التكوين ذات الحبيبات الخشنة ( CGRA ) هي فئة من أجهزة الحوسبة المكانية ، تتكون من عدد كبير نسبيًا من وحدات المعالجة (PEs) المتصلة عبر وصلة داخلية قابلة للبرمجة، سواءً بشكل ثابت أو ديناميكي. من خلال إعادة تكوين كلٍ من تشغيل كل وحدة معالجة والتوجيه بينها، يمكن تخصيص CGRA لتنفيذ مخطط تدفق البيانات لعملية حسابية، وغالبًا ما يكون ذلك جزءًا من حلقة بالغة الأهمية للأداء. وهي تجمع بين مرونة المعالجات القابلة للبرمجة برمجياً وكفاءة الطاقة للأجهزة المخصصة. [ 1 ] [ 2 ] [ 3 ]

رسم بياني بمقياس لوغاريتمي لكفاءة الطاقة مقابل المرونة لفئات الأجهزة، حيث تكون الدوائر المتكاملة الخاصة بالتطبيقات (ASICs) هي الأكثر كفاءة ولكنها الأقل مرونة، ووحدات المعالجة المركزية (CPUs) هي الأقل كفاءة ولكنها الأكثر مرونة، وتم تسليط الضوء على وحدات CGRAs بالقرب من الطرف الفعال ذي المرونة المنخفضة.
كفاءة الطاقة (MOPS/mW، مقياس لوغاريتمي) مقابل المرونة لفئات الأجهزة الرئيسية. تتنافس الكفاءة والمرونة فيما بينهما، وتقع وحدات CGRA (المُظللة) في الطرف الأقرب إلى وحدات ASIC من مقياس الكفاءة مع الحفاظ على مرونة أكبر بكثير. [ 1 ]

تُثبَّت الوحدات الأساسية لمصفوفة البوابات المنطقية المُدارة بالوحدات (CGRA) على مستوى الكلمة، ويُعاد تكوينها على مستوى أصغر، مما يميزها عن مصفوفة البوابات المنطقية القابلة للبرمجة الميدانية (FPGA). تتميز مصفوفات البوابات المنطقية القابلة للبرمجة الميدانية بإمكانية إعادة تكوينها على مستوى البتات الفردية والبوابات المنطقية، مما يوفر مرونة كبيرة على حساب زيادة المساحة واستهلاك الطاقة ووقت التكوين. كما تتميز المعالجات العامة ( وحدات المعالجة المركزية ووحدات معالجة الرسومات ) بمرونة عالية، ولكنها تتحمل تكلفة الطاقة اللازمة لجلب وفك تشفير سلسلة التعليمات لكل عملية، بينما تُعد الدائرة المتكاملة الخاصة بالتطبيقات (ASIC) الخيار الأكثر كفاءة في استهلاك الطاقة تحديدًا لأنها مُخصصة لتطبيق واحد، وبالتالي فهي الأقل مرونة. من خلال العمل على مستوى الكلمة، تحتفظ مصفوفة البوابات المنطقية المُدارة بالوحدات (CGRA) بجزء كبير من التوازي المكاني الموفر للطاقة للأجهزة المخصصة، مع الحفاظ على إمكانية إعادة برمجتها برمجياً. [ 1 ]

طُرحت فكرة مصفوفات CGRA لأول مرة عام 1960، واتخذت شكلها الحديث في منتصف التسعينيات. [ 4 ] ومنذ ذلك الحين، طُبقت في معالجة الإشارات، والاتصالات اللاسلكية، والتعلم الآلي، وتظهر في كل من النماذج الأكاديمية والرقائق التجارية. يعتمد تشغيل برنامج على مصفوفة CGRA على مُترجم متخصص يقوم برسم مخطط تدفق بيانات البرنامج على المصفوفة، وهي خطوة لا تزال من أبرز العقبات التي تحول دون انتشارها على نطاق أوسع. [ 5 ]

خلفية

ينبع الاهتمام بمعالجات CGRA من اتساع الفجوة في مجال الأجهزة. فمع انتهاء عصر دينارد وتباطؤ قانون مور، مما قلل من مكاسب الأداء التي كانت توفرها المعالجات العامة تلقائيًا، اتجهت هندسة الحاسوب نحو التخصص لتحسين الأداء لكل واط، مدفوعة جزئيًا بأحمال العمل المتطلبة مثل الشبكات العصبية . فمن جهة، تحقق الدوائر المتكاملة الخاصة بالتطبيقات (ASICs) ذات الوظائف الثابتة أعلى كفاءة، لكنها تتكبد تكاليف هندسية عالية غير متكررة ، ولا يمكن تغييرها بعد التصنيع. ومن جهة أخرى، تتميز معالجات فون نيومان بقابليتها الكاملة للبرمجة، لكنها غير فعالة من حيث استهلاك الطاقة، بينما تقع معالجات FPGAs في منطقة وسطى مرنة ولكنها مكلفة. وبما أن بنية تدفق البيانات قابلة لإعادة التكوين على مستوى الكلمة، تسعى معالجات CGRA إلى الجمع بين كفاءة قريبة من كفاءة ASIC وقابلية البرمجة بعد التصنيع. [ 1 ]

تاريخ

تعود فكرة الآلة التي يمكن إعادة تهيئة بنيتها لإجراء عملية حسابية إلى "الحاسوب ذي البنية الثابتة والمتغيرة" الذي اقترحه جيرالد إسترين عام 1960. [ 4 ] ظهرت المصفوفات الخشنة بالمعنى الحديث في منتصف التسعينيات، عندما استبدلت عدة مجموعات خلايا مستوى البت في مصفوفة البوابات المنطقية القابلة للبرمجة (FPGA) بعناصر معالجة على مستوى الكلمة. [ 5 ] قدمت مصفوفة كريس شبكة ثنائية الأبعاد من وحدات مسار البيانات القابلة لإعادة التهيئة؛ وجمعت مصفوفة ماتريكس مسار بيانات على مستوى الكلمة مع وصلة بينية قابلة للتهيئة؛ ونظمت مصفوفتا رابيد وبايب رينش خلاياهما على شكل خطوط أنابيب قابلة لإعادة التهيئة، ووصلت بايب رينش إلى السيليكون؛ وربطت مورفوسيس شبكة خلايا قابلة لإعادة التهيئة بمعالج تحكم لأحمال عمل الوسائط المتوازية للبيانات. [ 6 ]

خلال العقد الأول من الألفية الثانية، ازدادت التصاميم حجماً وتكاملاً. ربطت ADRES معالج VLIW بمصفوفة قابلة لإعادة التكوين؛ واستكشفت TRIPS مصفوفة متعددة الأشكال قادرة على استغلال التوازي على مستوى التعليمات والخيوط والبيانات؛ وقدمت PACT XPP بنية تجارية ذاتية إعادة التكوين. [ 7 ] [ 8 ] [ 9 ] ومنذ العقد الثاني من الألفية الثانية، ركزت الأبحاث على نقل البيانات وتكامل الأنظمة: قدمت HyCUBE وصلة متعددة القفزات بدورة واحدة، ونظمت Plasticine الحوسبة حول وحدات حساب الأنماط ووحدات ذاكرة الأنماط، وفصل نموذج تدفق البيانات المتدفق (Softbrain) تدفق الذاكرة عن مسار البيانات المكاني. [ 10 ] [ 11 ] [ 12 ] شهدت الفترة نفسها تشكل نظام بيئي مفتوح المصدر، بما في ذلك مصفوفات طرفية منخفضة الطاقة للغاية مثل OpenEdgeCGRA، المدمجة مع وحدة التحكم الدقيقة X-HEEP RISC-V في منصة HEEPsilon لتوفير تدفق كامل من كود C إلى الأجهزة. [ 13 ] [ 14 ]

وصل عدد قليل من معالجات CGRA إلى مرحلة الإنتاج التجاري. ظهر معالج سامسونج القابل لإعادة التكوين (SRP)، المشتق من ADRES، في أنظمة على رقاقة واحدة وفي نسخ طبية حيوية فائقة الكفاءة في استهلاك الطاقة؛ [ 15 ] [ 16 ] قامت شركة سامبانوفا بتسويق وحدة تدفق البيانات القابلة لإعادة التكوين (RDU)، وهي مُسرِّع تدفق بيانات كبير مبني من وحدات حساب الأنماط ووحدات ذاكرة الأنماط، ويهدف إلى تدريب واستدلال التعلم الآلي. [ 17 ]

بنيان

تُصمَّم بنية CGRA عادةً على شكل مصفوفة ثنائية الأبعاد من عناصر المعالجة، حيث تُبنى كل وحدة حول وحدة حسابية منطقية (ALU) أو وحدة وظيفية، وملف تسجيل محلي صغير أو مجموعة من سجلات خط الأنابيب، وسجل تكوين واحد أو أكثر يُحدد، لكل وحدة معالجة (PE)، العملية المراد تنفيذها وكيفية توجيه المعاملات. وترتبط وحدات المعالجة (PEs) بوصلة قابلة للبرمجة (عادةً ما تكون شبكة، أو حلقة، أو مفتاح متقاطع للمصفوفات الأصغر ) تسمح للمعاملات الناتجة عن وحدة معالجة واحدة بالوصول إلى جيرانها، أو في التصاميم الأكثر تطورًا، إلى وحدات معالجة أبعد. لا تعمل معظم CGRAs بشكل مستقل؛ إذ تُقترن المصفوفة بمعالج مضيف أو معالج تحكم، وهو دور كان يؤديه تاريخيًا معالج VLIW أو ARM ، وفي العديد من التصاميم مفتوحة المصدر الحديثة، معالج RISC-V. بحسب مدى ارتباط مصفوفة CGRA بالمضيف، تُوصف بأنها إما مرتبطة ارتباطًا وثيقًا ، حيث تقع داخل مسار بيانات المعالج ويتم استدعاؤها كتعليمات مخصصة، أو مرتبطة ارتباطًا ضعيفًا ، حيث تعمل كمسرّع منفصل يتواصل عبر وصلة داخلية على الشريحة. ويُعدّ الترتيب المرتبط ارتباطًا ضعيفًا هو الأكثر شيوعًا في الأنظمة الحديثة الأكبر حجمًا. [ 18 ]

مخطط ثلاثي الأجزاء يوضح مصفوفة يتم التحكم فيها بواسطة وحدة تحكم متصلة بالذاكرة، وشبكة من عناصر المعالجة المترابطة التي يتم تغذيتها بواسطة مدير البيانات، والجزء الداخلي لعنصر معالجة واحد مع وحدة وظيفية وذاكرة محلية وقضيب متقاطع.
رسم تخطيطي لشبكة CGRA بثلاثة مستويات من التفصيل: المصفوفة التي يتم تشغيلها بواسطة وحدة تحكم ومتصلة بالذاكرة (يسار)، وشبكة عناصر المعالجة التي يتم تغذيتها بواسطة مدير البيانات (وسط)، والأجزاء الداخلية لوحدة معالجة واحدة، وهي وحدتها الوظيفية وذاكرتها المحلية ووصلة التقاطع (يمين).

برمجة مصفوفة CGRA تعني تحميل تكوين في ذاكرة التكوين الخاصة بالمصفوفة: لكل وحدة معالجة (PE)، يحدد التكوين العملية التي تقوم بها (مثل الجمع، الضرب، الإزاحة، أو المقارنة) ومسار مدخلاتها ومخرجاتها. ولأن هذا التكوين ذو دقة عالية، يمكن لمصفوفة CGRA مخصصة التبديل إلى تكوين جديد في أجزاء من النانوثانية، أي أسرع بكثير من إعادة تكوين مصفوفة FPGA. ينتج عن كل تكوين "لقطة" مكانية واحدة لمخطط تدفق البيانات (DFG) قيد التنفيذ. في مصفوفات CGRA المكانية فقط ، يتم فرد مخطط تدفق البيانات الخاص بالنواة مرة واحدة عبر المصفوفة، وتحتفظ كل وحدة معالجة بنفس التكوين طوال فترة التنفيذ، على غرار المصفوفة الانقباضية . أما في مصفوفات CGRA الزمنية أو المكانية-الزمنية ، فتقوم كل وحدة معالجة بدلاً من ذلك بالتناوب عبر سلسلة قصيرة من التكوينات المخزنة في ذاكرة التكوين المحلية، حيث تقوم بدمج عدة عقد من مخطط تدفق البيانات على نفس وحدة المعالجة الفعلية عبر دورات متتالية. [ 1 ] [ 2 ] [ 5 ]

تصنف الأدبيات كذلك تنفيذ CGRA حسب عدد التكوينات وتدفقات البيانات التي تتعامل معها مصفوفة PE في وقت واحد: تكوين واحد، بيانات واحدة (SCSD)؛ تكوين واحد، بيانات متعددة (SCMD)، حيث يتم تطبيق تكوين واحد عبر المصفوفة؛ وتكوينات متعددة، بيانات متعددة (MCMD)، حيث يتم تشغيل عدة تكوينات متميزة في وقت واحد. [ 1 ]

مقارنة بين بنى الحوسبة الشبكية (CGRAs) وبنى الحوسبة الأخرى
بنيانالمرونةصيغة الحسابآلية التنفيذ
زمنيمكانيوقت إعادة التهيئةيعتمد على التكوينيعتمد على تدفق البياناتالتوجيه الإرشادي
CGRAاِختِصاصنعمنعمنانوثانية - ميكروثانيةنعمنعملا
محرك الذكاء الاصطناعي (أ)اِختِصاصنعمنعمنانوثانية - ميكروثانيةنعمنعمنعم
FPGAعامرقم (1)نعمms–sنعمنعملا
ASICمُثَبَّتلانعملارقم (2)نعملا
وحدة المعالجة المركزيةعامنعمنعمغير متوفرلالانعم
وحدة معالجة الرسوماتعامنعمنعمغير متوفرلالانعم
معالج متعدد النوىعامنعملاغير متوفرلانعمنعم

ملحوظات:

  • (أ) يُشير مصطلح "محرك الذكاء الاصطناعي" هنا إلى مُسرِّع ذكاء اصطناعي/تعلم آلي مُخصَّص لمجال مُحدَّد، مُصمَّم على شكل مصفوفة مكانية من وحدات VLIW-SIMD المتجهة، مُتصلة بواسطة وصلة AXI-stream قابلة للبرمجة وذاكرة محلية (على سبيل المثال، محرك AMD/Xilinx Versal AI). على عكس FPGA أو CGRA، فإن مصفوفة محرك الذكاء الاصطناعي ومسار بيانات كل وحدة ثابتة أثناء التصنيع. أما ما يُمكن برمجته أثناء التشغيل فهو البرنامج الذي تُنفِّذه كل وحدة (أي أنه مُوجَّه بالتعليمات) واتصال التدفق وتدفق البيانات بين الوحدات (أي أنه مُوجَّه بالتكوين وتدفق البيانات). [ 19 ]
  • (1) يمكن لـ FPGAs إجراء الحساب الزمني، ولكن القيام بذلك ليس عمليًا نظرًا للتكاليف الإضافية المتضمنة.
  • (2) لا تدعم الدوائر المتكاملة الخاصة بالتطبيقات إعادة التكوين، على الرغم من أنه قد لا تزال رموز التكوين موجودة.
  • تم وضع علامة "غير قابل للتطبيق" على إدخال وقت إعادة التكوين لوحدات المعالجة المركزية ووحدات معالجة الرسومات والمعالجات متعددة النوى، لأن هذه أجهزة تعتمد على التعليمات ولا تعيد تكوين النسيج؛ يعكس زمن الوصول لكل عملية إصدار التعليمات، وليس إعادة التكوين.
مخطط ثنائي الأبعاد يوضح تكوين PE، من المتجانس إلى غير المتجانس، مقابل نموذج التنفيذ، من المكاني فقط إلى المكاني الزمني، مع زيادة الصعوبة باتجاه الزاوية العلوية اليمنى.
مساحة تصميم CGRA ثنائية الأبعاد: تكوين PE (متجانس ↔ غير متجانس) مقابل نموذج التنفيذ (مكاني فقط ↔ مكاني-زماني). يزداد التخصص وصعوبة التعيين باتجاه أعلى اليمين.

يتمثل أحد الفروق المعمارية الأخرى في ما إذا كانت وحدات المعالجة (PEs) عبر المصفوفة متطابقة أم متخصصة. في مصفوفة CGRA المتجانسة، تدعم كل وحدة معالجة نفس مجموعة العمليات، مما يُبسط عملية التوزيع والتوجيه أثناء الترجمة. أما في مصفوفة CGRA غير المتجانسة، فتكون وحدات المعالجة متخصصة (على سبيل المثال، بعضها فقط يُنفذ عملية الضرب أو وحدة تحميل/تخزين الذاكرة، بينما يتعامل الباقي مع عمليات حسابية ومنطقية أبسط). هذا يُقلل من المساحة والطاقة لحمل عمل مُستهدف مُحدد، ولكن على حساب مشكلة تعيين أكثر تعقيدًا، حيث يجب على المُترجم وضع كل عملية على وحدة معالجة تدعمها فعليًا. محور التجانس مقابل عدم التجانس مُستقل عن التمييز المكاني مقابل المكاني الزمني، مما يُوفر مساحة تصميم ثنائية الأبعاد تمتد من المصفوفات المكانية المتجانسة البسيطة سهلة الترجمة إلى المصفوفات المكانية الزمنية غير المتجانسة المعقدة عالية التخصص. [ 20 ]

البرمجة والتجميع

مخطط انسيابي يعمل من الكود المصدري إلى رسم بياني لتدفق البيانات، ثم جدولة ووضع وتوجيه البيانات على المصفوفة، مما ينتج عنه تكوين، مع سهم تغذية راجعة يزيد من فترة البدء عند فشل عملية التعيين.
تتمثل عملية تجميع CGRA النموذجية في اختزال الكود المصدري إلى رسم بياني لتدفق البيانات، والذي يتم جدولته ووضعه وتوجيهه على المصفوفة لإنتاج تكوين. عند فشل عملية الربط، يتم زيادة فاصل التهيئة (II) وإعادة ربط النواة.

نظرًا لأنّ CGRA يُنفّذ مخطط تدفق بيانات مكاني بدلًا من سلسلة تعليمات متسلسلة، يجب على مُصرّفه تحويل البرنامج إلى تكوين مُوَضَّع ومُوَجَّه بدلًا من تعليمات الآلة. يبدأ التدفق النموذجي من لغة برمجة عالية المستوى، عادةً C أو C++، حيث تُحدِّد الحلقات الحرجة للأداء، ثم تُحوِّل كل حلقة إلى مخطط تدفق بيانات، عادةً من خلال واجهة أمامية قائمة على LLVM ، على الرغم من أن بعض المنهجيات الحديثة تستخدم MLIR [ 21 ] [ 22 ] . تُحوَّل الحلقات التي تحتوي على شروط إلى حلقات مكانية عن طريق تحويل تبعيات التحكم إلى تبعيات بيانات من خلال التنبؤ ، سواءً كان جزئيًا أو كليًا، بحيث يتم حساب كلا جانبي الفرع، ثم يتم اختيار النتيجة الصحيحة. [ 1 ]

جوهر العملية هو مشكلة الربط : ربط كل عقدة في شبكة البيانات الموزعة (DFG) بوحدة معالجة (PE) وتوجيه كل تبعية بيانات عبر الشبكة البينية، مع مراعاة القدرات التشغيلية لوحدات المعالجة، وبنية الشبكة البينية، وقيود التوقيت. هذه المشكلة من فئة NP-complete ، وعادةً ما تُقسّم إلى مشكلتين فرعيتين مترابطتين: الجدولة، التي تُخصّص لكل عملية فترة زمنية، والتوزيع والتوجيه، التي تربط العمليات بوحدات المعالجة وتحجز موارد الشبكة البينية. بالنسبة للحلقات المتسلسلة، يُعدّ فاصل البدء (II) المقياس الرئيسي للجودة، وهو عدد الدورات بين بداية تكرارات الحلقة المتتالية، والذي يُحدّد معدل النقل. يبحث تسلسل البرمجيات باستخدام جدولة modulo عن ربط صالح عند أصغر فاصل بدء ممكن، ويرفع فاصل البدء ويعيد الجدولة عند فشل الربط. تستخدم برامج رسم الخرائط الموصوفة في الأدبيات أساليب استدلالية ، ومحاكاة التلدين ، والبرمجة الخطية الصحيحة ، وصياغة نظرية الرسم البياني مثل البحث عن الزمر القصوى، ومؤخراً، الأساليب القائمة على التعلم والأساليب الهرمية . [ 23 ] [ 24 ]

أطر تصميم وتجميع CGRA مفتوحة المصدر مختارة
نطاقالإصدار الأولأصلالمدخلات / الواجهة الأماميةرسم الخرائطتوليد RTLمحاكاةالسمات المميزة
CGRA-ME [ 25 ] [ 26 ]2017 (الإصدار 2.0، 2024)جامعة تورنتولغة C عبر LLVM؛ وصف معماري مخصصقابل للتكيف مع بنية النظام؛ البرمجة الخطية الصحيحة والتلدين المحاكيفيريلوجنعم (من الإصدار 2.0)نماذج CGRAs متجانسة مكانيًا وزمانيًا؛ معالجة محدودة لاختلاف التحكم
CCF2018جامعة ولاية أريزونالغة C مع #pragma CGRA(Clang/LLVM)قائم على الرسم البياني؛ تنبؤ جزئيلادقيق الدورة (gem5، وحدة المعالجة المركزية + CGRA)مُسرِّع مُقترن بوحدة المعالجة المركزية؛ معايير الأداء MiBench وParboil وRodinia
OpenCGRA / CGRA-Flow [ 27 ]2021مختبر شمال غرب المحيط الهادئ الوطني / جامعة نورث إيسترنحلقة C/C++؛ واجهة مستخدم رسومية اختياريةيركز على العمليات؛ يدعم تباين التحكم، والتكرارات، والحلقات متعددة الأبعادفيريلوج (قابلة للتركيب باستخدام FPGA)نعم (بيئات اختبار يوفرها المستخدم)واجهة المستخدم الرسومية (CGRA-Flow)؛ مولد الربط البيني القابل للتخصيص
مورفر2022جامعة سنغافورة الوطنيةC عبر LLVMقابلة للتكيف مع بنية النظام؛ تعتمد على الاستدلال، والتقسية المحاكاة، والتعلم (LISA)نعم (عبر Pillars/Chisel)دقة الدورة مع التحقق الآليرسم الخرائط القائم على التعلم (LISA)؛ تدفق التحقق الآلي

تختلف هذه الأطر بشكل رئيسي في أربعة محاور: ما إذا كانت تُنشئ مخطط تدفق البيانات (DFG) تلقائيًا من المصدر أو تتطلب من المستخدم توفيره؛ وما إذا كان مُرَجِّعها مُتكيفًا مع بنية المعالج (قادرًا على إعادة توجيه مزيج جديد من التوصيلات البينية أو وحدات المعالجة دون تغييرات في الكود)؛ وما إذا كانت تُصدر RTL قابلًا للتوليف؛ وما إذا كانت تتضمن مُحاكيًا مُدمجًا دقيقًا للدورة. تُشير الدراسات المقارنة عادةً إلى فترة بدء التشغيل المُمكنة، ومعدل نجاح التعيين، ووقت التجميع عبر مجموعات قياس الأداء القياسية لنواة الحلقة مثل PolyBench. [ 28 ]

التحديات

على الرغم من مزايا الكفاءة التي تتمتع بها خوارزميات CGRA، إلا أنها لا تزال تمثل مسألة بحثية مفتوحة، حيث لا تزال هناك قيود في قابلية البرمجة والإنتاجية بحاجة إلى حل. [ 1 ] [ 2 ]

التخطيط والجدولة

يُعدّ رسم مخطط تدفق بيانات النواة على المصفوفة وتوجيه تبعياتها عبر الوصلات البينية مسألةً معقدةً من الناحية التوافقية. يجب على المُصرّف تلبية قيود قدرة وحدات المعالجة، والتوجيه/التجاور، والتوقيت في آنٍ واحد، وتتضاعف الصعوبة عندما تكون وحدات المعالجة غير متجانسة أو عندما تكون بنية الوصلات البينية غير منتظمة. قد ينجح رسم المخطط لنواةٍ ما، بينما قد يفشل لنواةٍ أخرى مختلفة قليلاً على نفس البنية. [ 2 ]

تدفق التحكم

تُطابق مخططات CGRAs بشكل طبيعي مع النوى الخطية، ذات الحلقات المهيمنة، والمتوازية البيانات، والمعبر عنها كرسوم بيانية لتدفق البيانات. أما تدفق التحكم غير المنتظم، مثل الفروع المعتمدة على البيانات، واستدعاءات الدوال، وتتبع المؤشرات، فلا يُترجم بسلاسة إلى بنية مكانية، سواء كانت هذه البنية مُجدولة بشكل ثابت أو ديناميكي، ولا تزال معالجتها بكفاءة مشكلة بحثية نشطة. [ 29 ]

تكلفة ذاكرة التكوين

تتطلب التصاميم الزمنية والمكانية-الزمانية ذاكرة تكوين (سياق) كافية على الشريحة لحفظ جميع التكوينات التي يمر بها معالج التنفيذ. [ 1 ] يتطلب الاحتفاظ بعدة تكوينات مختلفة في وقت واحد (نموذج التنفيذ متعدد التكوينات والبيانات، أو MCMD) استهلاكًا أكبر لهذه الذاكرة مقارنةً بمشاركة تكوين واحد عبر المصفوفة، كما هو الحال في نموذج التكوين الواحد والبيانات المتعددة (SCMD). تُترجم هذه السعة مباشرةً إلى مساحة واستهلاك طاقة، وهي تكلفة يجب موازنتها مع نموذج التنفيذ الذي يحتاجه عبء العمل المحدد فعليًا. [ 1 ]

تجزئة سلسلة الأدوات

على عكس وحدات المعالجة المركزية ووحدات معالجة الرسومات، لا تمتلك معالجات CGRA نظامًا قياسيًا أو نظامًا بيئيًا لوصف الأجهزة معتمدًا على نطاق واسع. لا تزال معظم التصاميم الأكاديمية والصناعية تعتمد على سلاسل أدوات مخصصة خاصة بكل بنية، مما يحد من إمكانية إعادة إنتاجها ويبطئ اعتمادها خارج نطاق المجموعة التي قامت ببناء بنية معينة. [ 1 ] [ 27 ]

التطبيقات

تُعدّ مصفوفات CGRA الأنسب للأنظمة الحاسوبية كثيفة الحساب، والتي تهيمن عليها الحلقات، وتتميز بتدفق بيانات منتظم، ويعكس تاريخ تطبيقاتها ذلك. [ 3 ] استهدفت المصفوفات المبكرة معالجة الإشارات الرقمية ، والوسائط المتعددة، ومعالجة الصور والفيديو، حيث تُطبّق العمليات نفسها على تدفقات البيانات. وطُبّقت هذه المصفوفات في أعمال لاحقة على النطاق الأساسي اللاسلكي والراديو المعرّف بالبرمجيات ، باستخدام إمكانية إعادة التكوين للتبديل بين المعايير. [ 1 ]

في الآونة الأخيرة، أصبح التعلم الآلي المحرك الرئيسي . [ 3 ] تُستخدم مسرعات تدفق البيانات CGRAs وما شابهها لاستنتاج وتدريب الشبكات العصبية العميقة، بدءًا من الأنظمة التجارية الضخمة التي تُشغّل أحمال عمل نماذج Transformer واللغات الكبيرة، وصولًا إلى المصفوفات فائقة الكفاءة في استهلاك الطاقة على الحافة. ​​تشمل المجالات الأخرى الحوسبة العلمية والحوسبة عالية الأداء، ومعالجة الإشارات الحيوية المدمجة للأجهزة القابلة للارتداء والأجهزة القريبة من أجهزة الاستشعار، [ 30 ] وأحمال العمل التي تتحمل الأخطاء والتي تُعالج من خلال متغيرات الحوسبة التقريبية التي تُوازن بين الدقة واستهلاك الطاقة. [ 31 ]

تطبيقات بارزة

يسرد الجدول التالي تصميمات CGRA و CGRA-like التمثيلية من الأوساط الأكاديمية والصناعية، والتي تغطي الحقب الموصوفة في قسم التاريخ .

تطبيقات نموذجية لـ CGRA
نظامسنةأصليكتبجدير بالذكر لـ
RaPiD [ 32 ]1996جامعة واشنطنأكاديميمسار بيانات خطي وقابل لإعادة التكوين
العنوان [ 7 ]2003IMECأكاديميمضيف VLIW مرتبط ارتباطًا وثيقًا بمصفوفة قابلة لإعادة التكوين
PACT XPP [ 9 ]2003تقنيات PACT XPPتجارينسيج تدفق البيانات ذاتي إعادة التكوين
رحلات [ 8 ]2004جامعة تكساس في أوستنأكاديميالمصفوفة متعددة الأشكال (ILP/TLP/DLP)
سعر سامسونج المقترح [ 15 ]العقد الثاني من القرن الحادي والعشرينسامسونجتجاريمشتق من ADRES؛ يستخدم في الأنظمة على رقاقة
DySER [ 33 ]2012جامعة ويسكونسن-ماديسونأكاديميمصفوفة قابلة لإعادة التكوين مضمنة في خط أنابيب المعالج
HyCUBE [ 10 ]2017جامعة سنغافورة الوطنيةأكاديميوصلة متعددة القفزات أحادية الدورة
الصلصال [ 11 ]2017جامعة ستانفوردأكاديميوحدات حساب الأنماط ووحدات ذاكرة الأنماط
رينيساس دي آر بي [ 34 ]2018رينيساستجاريمعالج قابل لإعادة التكوين ديناميكيًا للذكاء الاصطناعي المدمج
سامبانوفا آر دي يو [ 17 ]2021سامبانوفاتجاريمسرّع تدفق بيانات الذكاء الاصطناعي المشتق من الصلصال
OpenEdgeCGRA [ 14 ]2023EPFLأكاديميمصفوفة طرفية قابلة لتغيير الحجم ذات استهلاك طاقة منخفض للغاية (HEEPsilon / X-HEEP)
UbitiumCGRA [ 35 ]2026أوبيتيومتجاريأول جهاز CGRA يعمل بنظام لينكس بدون معالج كوحدة تحكم

انظر أيضاً

مراجع

  1. 1 2 3 4 5 6 7 8 9 10 11 12 ليو، ليبو؛ تشو، جيان فنغ؛ لي، تشاوشي؛ لو يانان. دنغ، يانج دونج؛ هان، جي؛ يين، شويي؛ وي ، شاوجون (2019). “مسح للهندسة المعمارية والتصميم القابلين لإعادة التشكيل الخشن: التصنيف والتحديات والتطبيقات”. مسوحات الحوسبة ACM . 52 (6): 118:1-118:39. دوى : 10.1145/3357375 .
  2. 1 2 3 4 بودوباس، أرتور؛ سانو، كينتارو؛ ماتسوكا، ساتوشي (2020). "دراسة استقصائية حول البنى القابلة لإعادة التكوين ذات الحبيبات الخشنة من منظور الأداء" . IEEE Access . 8 : 146719-146743 . Bibcode : 2020IEEEA...8n6719P . doi : 10.1109/ACCESS.2020.3012084 . ISSN 2169-3536 . 
  3. 1 2 3 سيلفانو، كريستينا؛ إلميني، دانييلي؛ فيراندي، فابريزيو؛ فيورين، لياندرو؛ كورزل، سيرينا؛ بينيني، لوكا؛ كونتي، فرانشيسكو؛ جاروفالو، أنجيلو؛ زامبيلي، كريستيان؛ كالوري، إنريكو؛ شيفانو، سيباستيانو؛ باليسي، ماوريتسيو؛ آسيا، جوزيبي؛ باتي، دافيد؛ البتراء، نقولا (2025). “دراسة استقصائية حول مسرعات أجهزة التعلم العميق لمنصات HPC غير المتجانسة”. مسوحات الحوسبة ACM . 57 (11): 286:1-286:39. دوى : 10.1145/3729215 . اتش دي ال : 11585/1025795 . ISSN 0360-0300 . 
  4. 1 2 إسترين، جيرالد (1960). تنظيم أنظمة الحاسوب: الحاسوب ذو البنية الثابتة والمتغيرة . أوراق بحثية قُدِّمت في المؤتمر المشترك الغربي للحاسوب IRE-AIEE-ACM '60 (Western) المنعقد في الفترة من 3 إلى 5 مايو 1960. نيويورك: رابطة آلات الحوسبة. الصفحات 33-40 . doi : 10.1145/1460361.1460365 . 
  5. 1 2 3 ويتفليت، مارك؛ وايجين، لوك؛ كوربورال، هينك (2016). البنى القابلة لإعادة التكوين ذات الحبيبات الخشنة في السنوات الخمس والعشرين الماضية: نظرة عامة وتصنيف . المؤتمر الدولي لعام 2016 حول أنظمة الحاسوب المدمجة: البنى، والنمذجة، والمحاكاة (SAMOS). أجيوس كونستانتينوس، جزيرة ساموس، اليونان: IEEE. الصفحات 235-244 . doi : 10.1109/SAMOS.2016.7818353 . ISBN  978-1-5090-3076-7.
  6. ↑ سينغ، هارتيج؛ لي، مينغ-هاو؛ لو، غوانغمينغ؛ كورداهي، فادي ج.؛ باقرزاده، نادر؛ تشافيس فيلهو، إليسيو م. (2000). "مورفوسيس: نظام متكامل قابل لإعادة التكوين للتطبيقات المتوازية للبيانات والتطبيقات كثيفة الحساب". معاملات IEEE للحواسيب . 49 (5): 465-481 . Bibcode : 2000ITCmp..49..465S . doi : 10.1109/12.859540 .
  7. 1 2 ماي، بينغفنغ؛ فيرنالد، سيرج؛ فيركيست، ديدريك؛ دي مان، هوغو؛ لاويرينز، رودي (2003). "ADRES: بنية مع معالج VLIW مترابط بإحكام ومصفوفة قابلة لإعادة التكوين ذات حبيبات خشنة". المنطق القابل للبرمجة الميدانية والتطبيقات (FPL 2003) . سلسلة محاضرات في علوم الحاسوب. المجلد 2778. سبرينغر. الصفحات 61-70 . doi : 10.1007/978-3-540-45234-8_7 . ISBN   978-3-540-45234-8.
  8. 1 2 سانكارالينغام، كارتيكيان؛ ناجاراجان، راماداس؛ ليو، هايمينغ؛ كيم، تشانغكيو؛ هوه، جاي هيوك؛ رانغاناثان، نيتيا؛ برغر، دوغ؛ كيكلر، ستيفن دبليو؛ ماكدونالد، روبرت جي؛ مور، تشارلز آر. (2004). "TRIPS: بنية متعددة الأشكال لاستغلال ILP وTLP وDLP". معاملات ACM في هندسة وتحسين الكود . 1 (1): 62-93 . doi : 10.1145/980152.980156 .
  9. 1 2 باومغارت، ف.؛ إيلرز، ج.؛ ماي، ف.؛ نوكل، أ.؛ فورباخ، م.؛ واينهارت، م. (2003). "PACT XPP - بنية معالجة بيانات ذاتية إعادة التكوين". مجلة الحوسبة الفائقة . 26 (2): 167-184 . doi : 10.1023/A:1024499601571 . ISSN 1573-0484 . 
  10. 1 2 كاروناراتني، مانوبا؛ موهيت، أديتي كولكارني؛ ميترا، توليكا؛ بيه، لي-شيوان (2017). HyCUBE: مصفوفة CGRA مع وصلة متعددة القفزات قابلة لإعادة التكوين بدورة واحدة . وقائع المؤتمر السنوي الرابع والخمسين لأتمتة التصميم (DAC '17). ACM. الصفحات 1-6 . doi : 10.1145/3061639.3062262 . ISBN  978-1-4503-4927-7.
  11. 1 2 برابهاكار، راغو؛ تشانغ، ياكي. كوبلينغر، ديفيد؛ مات فيلدمان. تشاو، تيان؛ حاجيس، ستيفان؛ بيدرام، أردافان؛ كوزيراكيس، كريستوس؛ أولوكوتون، كونلي (2017). البلاستيسين: بنية قابلة لإعادة التشكيل للأنماط المتوازية . وقائع الندوة الدولية السنوية الرابعة والأربعين حول هندسة الكمبيوتر (ISCA '17). ايه سي ام. الصفحات من 389 إلى 402. دوى : 10.1145/3079856.3080256 . رقم ISBN  978-1-4503-4892-8.
  12. ↑ نواتزكي، توني؛ غانغادار، فيناي؛ أردالاني، نيوشا؛ سانكارالينغام، كارتيكيان (2017). تسريع تدفق البيانات المتدفقة . وقائع الندوة الدولية السنوية الرابعة والأربعين حول هندسة الحاسوب (ISCA '17). ACM. الصفحات 416-429 . doi : 10.1145/3079856.3080255 . ISBN  978-1-4503-4892-8.
  13. ↑ رودريغيز ألفاريز، روبين؛ دينكينجر، بينوا والتر؛ سابريزا، خوان؛ ميراندا كاليرو، خوسيه أنخيل؛ أنسالوني، جيوفاني؛ أتينيسا، ديفيد (2023). مصفوفة قابلة لإعادة التكوين مفتوحة المصدر ذات بنية خشنة للحوسبة الطرفية . وقائع المؤتمر الدولي العشرين لجمعية ACM حول حدود الحوسبة (CF '23). ACM. الصفحات 391-392 . doi : 10.1145/3587135.3591437 . ISBN  979-8-4007-0140-5.
  14. 1 2 ماتشيتي، سيموني؛ شيافوني، باسكوالي دافيد؛ أنسالوني، جيوفاني؛ بيون-كيروس، ميغيل؛ أتينيسا، دافيد (2025). X-HEEP: منصة RISC-V مفتوحة المصدر، قابلة للتكوين والتوسيع لتطبيقات الذكاء الاصطناعي المصغر . ندوة جمعية مهندسي الكهرباء والإلكترونيات السنوية لعام 2025 حول VLSI (ISVLSI). كالاماتا، اليونان: IEEE. الصفحات 1-6 . doi : 10.1109/ISVLSI65124.2025.11130281 . ISBN  979-8-3315-3477-6.
  15. 1 2 كيم، تشانغمو؛ تشونغ، موكيونغ؛ تشو، يونغون؛ كونينينبورغ، ماريو؛ ريو، سوجونغ؛ كيم، جيونغ ووك (2014). "ULP-SRP: معالج سامسونج القابل لإعادة التكوين فائق الانخفاض في استهلاك الطاقة للتطبيقات الطبية الحيوية". معاملات ACM في التقنيات والأنظمة القابلة لإعادة التكوين . 7 (3): 22:1–22:15. doi : 10.1145/2629610 .
  16. ↑ بارك، يونغ هوان؛ كيم، جاي هيون؛ كيم، مين سو؛ لي، وون تشانغ؛ لي، شي هوا (2015). "منصة وسائط متعددة قابلة للبرمجة تعتمد على معالج قابل لإعادة التكوين لتلفزيون 8K UHD". معاملات IEEE في الإلكترونيات الاستهلاكية . 61 (4): 516-523 . Bibcode : 2015ITCE...61..516P . doi : 10.1109/TCE.2015.7389807 .
  17. 1 2 برابهاكار، راغو؛ سيفاراماكريشنان، رام؛ غاندي، دارشان؛ دو، يون؛ وانغ، مينغران؛ سونغ، شيانغيو؛ وآخرون . (2024). "سامبانوفا SN40L: توسيع نطاق جدار ذاكرة الذكاء الاصطناعي باستخدام تدفق البيانات وتكوين الخبراء". المؤتمر الدولي السابع والخمسون لجمعية مهندسي الكهرباء والإلكترونيات/رابطة مكائن ​​الحوسبة حول الهندسة المعمارية الدقيقة (MICRO) . أوستن، تكساس، الولايات المتحدة الأمريكية: IEEE. الصفحات 1353-1366 . doi : 10.1109/MICRO61859.2024.00100 . ISBN   979-8-3503-5057-9.
  18. ↑ أباراجيثان، جي.؛ ما، تشنغوا؛ موناسينغ، رافيدو؛ ريستوتشيا، فرانشيسكو؛ كاستنر، رايان (2026). "CGRA4ML: إطار عمل للأجهزة/البرمجيات لتنفيذ الشبكات العصبية للحوسبة العلمية الطرفية". معاملات ACM في التقنيات والأنظمة القابلة لإعادة التكوين . 19 (2): 1-33 . doi : 10.1145/3801097 . ISSN 1936-7406 . 
  19. ↑ سورينتينو، جوزيبي؛ جالفانو، باولو س.؛ دي سالفو، كلاوديو؛ دارنيزي، إليونورا؛ كونفيكوني، دافيدي (2026). أنظمة AIE-PL التكيفية لتسجيل الصور الهرمية ثلاثية الأبعاد بكفاءة من البداية إلى النهاية . المؤتمر الدولي السنوي الرابع والثلاثون لـ IEEE حول آلات الحوسبة المخصصة القابلة للبرمجة الميدانية (FCCM) لعام 2026. IEEE. الصفحات 194-203 . doi : 10.1109/FCCM68464.2026.00037 . ISBN  979-8-3315-5815-4.
  20. ^ جونيجا ، روهان. دانجي، براناف؛ باندارا, ثيليني كوشاليا; لي، تشاوينغ؛ ويجيراثني، دانانجايا؛ بيه، لي شيوان؛ ميترا، توليكا (2025). بناء نظام بيئي مفتوح لـ CGRA للابتكار الرشيق . المؤتمر الدولي IEEE/ACM لعام 2025 حول التصميم بمساعدة الكمبيوتر (ICCAD). ميونيخ، ألمانيا: IEEE. الصفحات من 1 إلى 9. دوى : 10.1109/ICCAD66269.2025.11240628 . رقم ISBN  979-8-3315-1561-4.
  21. ↑ لو، ييكسوان؛ تان، تشنغ؛ أغوستيني، نيكولاس بوم؛ لي، أنغ؛ توميو، أنتونينو؛ ديف، نيراف؛ جينغ، تونغ (يوليو 2023). "ML-CGRA: إطار عمل تجميعي متكامل لتمكين تسريع التعلم الآلي بكفاءة على CGRAs". المؤتمر الستون لأتمتة التصميم ACM/IEEE لعام 2023 (DAC) . الصفحات 1-6 . Bibcode : 2023dac..conf...98L . doi : 10.1109/DAC56929.2023.10247873 . ISBN  979-8-3503-2348-1.
  22. ↑ يو، تياني؛ راغب، عمر؛ ويكلوند، ستيفن؛ أندرسون (يوليو 2024). "MLIR-to-CGRA: إطار عمل مُترجم متعدد الاستخدامات قائم على MLIR لـ CGRAs". المؤتمر الدولي الخامس والثلاثون لـ IEEE حول الأنظمة والهياكل والمعالجات الخاصة بالتطبيقات (ASAP) لعام 2024. الصفحات 184-192 . Bibcode : 2024asap.conf...44Y . doi : 10.1109/ASAP61560.2024.00045 . ISBN  979-8-3503-4963-4.
  23. ^ ويجيراثني، دانانجايا؛ لي، تشاوينغ؛ كاروناراتني، مانوبا؛ بيه، لي شيوان؛ ميترا، توليكا (2022). مورفر: إطار تجميع ومحاكاة متكامل مفتوح المصدر لـ CGRA (PDF) . ورشة العمل الخامسة حول تقنية EDA مفتوحة المصدر (WOSET) . تم الاسترجاع بتاريخ 2026-07-01 .
  24. ↑ ديف، شيل؛ شريفاستافا، أفيرال (2018). CCF: إطار عمل لتجميع CGRA (ملف PDF) . مؤتمر التصميم والأتمتة والاختبار في أوروبا (DATE) 2018، جناح الجامعة (عرض توضيحي في جناح الجامعة). تيمبي، أريزونا: مختبر هندسة المعالجات الدقيقة، جامعة ولاية أريزونا . تاريخ الاسترجاع: 1 يوليو 2026 .
  25. ↑ تشين، إس. ألكسندر؛ ساكاموتو، نورياكي؛ روي، آلان؛ تشاو، جيم؛ كيم، جين هي؛ هارا-أزومي، يوكو؛ أندرسون، جيسون (2017). CGRA-ME: إطار عمل موحد لنمذجة واستكشاف CGRA . المؤتمر الدولي الثامن والعشرون لـ IEEE حول الأنظمة والهياكل والمعالجات الخاصة بالتطبيقات (ASAP) لعام 2017. IEEE. الصفحات 184-189 . doi : 10.1109/ASAP.2017.7995277 . ISBN  978-1-5090-4826-7.
  26. ↑ راغب، عمر؛ ويكلوند، ستيفن؛ ووكر، ماثيو؛ بيداس، رامي؛ رجب، أدهم؛ يو، تياني؛ أندرسون، جيسون (2024). CGRA-ME 2.0: إطار بحثي لهياكل CGRA من الجيل التالي وبرامج التصميم بمساعدة الحاسوب (CAD) . ورش عمل ندوة IEEE الدولية للمعالجة المتوازية والموزعة (IPDPSW) لعام 2024. IEEE. الصفحات 642-649 . doi : 10.1109/IPDPSW63119.2024.00124 . ISBN  979-8-3503-6461-3.
  27. 1 2 تان، تشينغ؛ بوم أغوستيني، نيكولاس؛ تشانغ، جيف. مينوتولي، ماركو؛ كاستيلانا، فيتو جيوفاني؛ شيه، تشينهاو؛ قنغ، تونغ؛ لي، أنج. باركر، كيفن؛ توميو ، أنتونينو (2021). OpenCGRA: إضفاء الطابع الديمقراطي على المصفوفات الخشنة الحبيبات القابلة لإعادة التشكيل . مؤتمر IEEE الدولي الثاني والثلاثين لعام 2021 حول الأنظمة والبنيات والمعالجات الخاصة بالتطبيقات (ASAP). IEEE. ص 149 – 155. دوى : 10.1109 / ASAP52443.2021.00029 . رقم ISBN  978-1-6654-2702-9.
  28. ^ والتر، دومينيك. هالم، ماريتا؛ سيدل، دانيال. غوش، إندرايوده؛ هايدورن، كريستيان؛ هانيج، فرانك. تيش، يورغن (2026). نمذجة ورسم خرائط للحلقات المتداخلة المنتظمة على صفائف المعالجات: CGRAs مقابل TCPAs . 29. ورشة عمل Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV 2026). فورتسبورغ، ألمانيا: VDE Verlag.
  29. ↑ لي، شانغكون؛ جي، جينمينغ؛ تاو، دييوان؛ لي، زيو؛ ليانغ، جياوي؛ دو، لينفنغ؛ شو، جيانغ؛ تشانغ، وي؛ تان، تشنغ (2026). "نيورا: إطار عمل موحد وقابل لإعادة التوجيه للترجمة البرمجية للهياكل القابلة لإعادة التكوين ذات الحبيبات الخشنة". وقائع مؤتمر ACM حول لغات البرمجة . 10 (PLDI): 953-979 . doi : 10.1145/3808285 . ISSN 2475-1421 . 
  30. ^ دوتش، لوريس. باسو، سمية؛ بيون كيروس، ميغيل؛ أنسالوني، جيوفاني؛ بوتزي، لورا؛ أتينزا، ديفيد (2019). “i-DPs CGRA: مسرّع مسارات البيانات المتداخلة القابل لإعادة التشكيل لمعالجة الإشارات الحيوية المضمنة”. رسائل IEEE للأنظمة المضمنة . 11 (2): 50– 53. بيب كود : 2019IESL...11...50D . دوى : 10.1109/LES.2018.2849267 . ردمك 1943-0663 . 
  31. ↑ أكبري، أميد؛ كمال، مهدي؛ أفزالي كوشا، علي؛ بدرام، مسعود؛ شفيق، محمد (2018). PX-CGRA: بنية قابلة لإعادة التكوين تقريبية متعددة الأشكال ذات حبيبات خشنة . مؤتمر ومعرض التصميم والأتمتة والاختبار في أوروبا 2018 (DATE). IEEE. الصفحات 413-418 . doi : 10.23919/DATE.2018.8342045 . ISBN  978-1-5386-6942-6.
  32. ↑ إيبيلينغ، كارل؛ كرونكويست، دارين سي؛ فرانكلين، بول (1996). هارتنشتاين، راينر دبليو؛ غليسنر، مانفريد (محررون). RaPiD - مسار بيانات قابل لإعادة التكوين . منطق قابل للبرمجة الميدانية: تطبيقات ذكية، نماذج جديدة، ومترجمات (FPL '96). سلسلة محاضرات في علوم الحاسوب. المجلد 1142. دارمشتات، ألمانيا: سبرينغر. الصفحات 126-135 . doi : 10.1007/3-540-61730-2_13 . ISBN   978-3-540-61730-3.
  33. ↑ جوفينداراجو، فينكاترامان؛ هو، تشين-هان؛ نوفاتزكي، توني؛ تشوغاني، جاتين؛ ساتيش، ناداثور؛ سانكارالينغام، كارتيكيان؛ كيم، تشانغكيو (2012). "DySER: توحيد الوظائف وتخصص التوازي للحوسبة الموفرة للطاقة". IEEE Micro . 32 (5). IEEE: 38–51 . Bibcode : 2012IMicr..32e..38G . doi : 10.1109/MM.2012.51 .
  34. ^ فوجي، تارو؛ توي، تاكاو؛ تاناكا، تيروهيتو؛ توغاوا، كاتسومي؛ كيتاوكا، توشيرو؛ نيشينو، كينغو؛ ناكامورا، نوريتسوجو؛ ناكاهارا، هيروكي؛ موتومورا ، ماساتو (2018). جيل جديد من تكنولوجيا المعالجات القابلة لإعادة التشكيل ديناميكيًا لتسريع تطبيقات الذكاء الاصطناعي المضمنة . ندوة IEEE لعام 2018 حول دوائر VLSI. IEEE. الصفحات من 41 إلى 42. دوى : 10.1109/VLSIC.2018.8502438 . 
  35. ↑ "يوبيتيوم يصبح أول معالج CGRA في العالم يُشغّل نظام لينكس بدون مضيف - يوبيتيوم" . 27-04-2026 . تم الاطلاع عليه بتاريخ 02-07-2026 .