الهندسة المعمارية المكانية

الموسوعة الحرة

نظرة عامة على بنية مكانية عامة تعتمد على الضرب والتجميع .

في علوم الحاسوب، تُعدّ البنى المكانية نوعًا من بنى الحاسوب التي تستفيد من العديد من عناصر المعالجة (PEs) المنسقة والمتصلة مباشرةً لتشغيل النوى عالية التوازي بسرعة وكفاءة . يُشتق مصطلح "مكانية" من ترتيب عناصر المعالجة عادةً في مصفوفة أو شبكة، سواءً منطقيًا أو في تصميم السيليكون. وتشمل مهامها الأكثر شيوعًا عمليات ضرب المصفوفات ، والالتفافات ، أو بشكل عام، عمليات انكماش الموترات . لذا، تُستخدم البنى المكانية بكثرة في مُسرّعات الذكاء الاصطناعي . [ 1 ] [ 2 ]

يتمثل الهدف الرئيسي للبنية المكانية في تقليل زمن الاستجابة واستهلاك الطاقة لتشغيل النوى الكبيرة جدًا من خلال استغلال التوازي القابل للتوسع وإعادة استخدام البيانات . لنفترض نواة، أي دالة تُطبق على عدة مدخلات، مُعبر عنها بحلقة واحدة أو أكثر ؛ وهذا يعني توزيع عملياتها الحسابية بين عناصر المعالجة مع ضمان أن تكون تبعيات البيانات إما ضمن العنصر نفسه أو ضمن نفس منطقة العناصر. [ 3 ] [ 4 ]

على الرغم من إمكانية تصميم أو برمجة البنى المكانية لدعم خوارزميات مختلفة ، إلا أنه يجب ربط كل عبء عمل بعناصر المعالجة باستخدام تدفقات بيانات متخصصة . تتضمن صياغة هذا الربط تخصيص كل عملية لعنصر معالجة وجدولة عمليات نقل البيانات اللاحقة، وكل ذلك مُحسَّن لزيادة التوازي في البيانات وإعادة استخدامها إلى أقصى حد. [ 5 ] [ 2 ]

يمكن تصنيف البنى المكانية كمعالج مصفوفات SPMD (أو معالج بيانات متعددة بوظيفة واحدة )، حيث يقوم كل عنصر معالجة بتنفيذ العمليات نفسها على مجموعة فرعية مختلفة من البيانات، ومع ذلك تتم برمجتها من خلال عملية ربط واحدة. [ 6 ] ويمكن أن تنتمي بنية عنصر المعالجة الفردي إلى أي فئة من فئات فلين . وعلى وجه الخصوص، تُعد البنى المكانية مناسبة تمامًا للتطبيقات التي يُظهر تدفق بياناتها علاقات منتج-مستهلك (مثل الاختزال المتوازي ) أو التي يمكنها الاستفادة من مشاركة البيانات بكفاءة بين مجموعة من عناصر المعالجة. [ 1 ]

يمكن العثور على البنى المكانية عادةً كمسرعات للأجهزة في الأنظمة غير المتجانسة ، ضمن الفئة الأوسع للمعالجات متعددة النوى . [ 7 ]

تفاصيل التصميم

يُعدّ المصفوفة متعددة الأبعاد لعناصر المعالجة العنصر الأساسي في البنية المكانية. كل عنصر معالجة بسيط، فهو إما وحدة وظيفية للضرب والتجميع ، أو نواة مُبسّطة ، أو منطق خاص بتطبيق مُحدد. [ 4 ] تُربط عناصر المعالجة فيما بينها ومع التسلسل الهرمي للذاكرة عبر ناقلات أو شبكة على الشريحة ، أو حتى منطق غير متزامن . [ 2 ] [ 8 ] يُدار التسلسل الهرمي للذاكرة بشكل صريح، وقد يتكون من مخازن مؤقتة متعددة على الشريحة ، مثل ملفات التسجيل ، ومخازن مؤقتة ، ومخازن FIFO ، مدعومة بذاكرة DRAM خارجية كبيرة وذاكرة غير متطايرة . [ 1 ]

يختلف عدد عناصر المعالجة، وعرض نطاق الربط البيني، وحجم الذاكرة المدمجة في الشريحة اختلافًا كبيرًا بين التصاميم والتطبيقات المستهدفة. فمن آلاف عناصر المعالجة وعشرات الميغابايتات من الذاكرة للحوسبة عالية الأداء [ 9 ] إلى عشرات العناصر وبضعة كيلوبايتات للحوسبة الطرفية [ 10 ] .

تُعدّ الطاقة المستهلكة وزمن الاستجابة عند تشغيل عبء عمل مُحدد من أهم مؤشرات الأداء للبنية المكانية . [ 7 ] ونظرًا لقيود التكنولوجيا وعرض النطاق الترددي ، فإن الطاقة وزمن الاستجابة اللازمين للوصول إلى ذاكرات أكبر، مثل ذاكرة الوصول العشوائي الديناميكية (DRAM)، يفوقان بكثير ما هو مطلوب للتخزين بالقرب من عناصر المعالجة، حيث يزيدان مئات المرات. [ 11 ] [ 12 ] ولذلك، يهدف التسلسل الهرمي للذاكرة في البنية المكانية إلى تركيز معظم عمليات الوصول المتكررة للقيم على ذاكرات أسرع وأكثر كفاءة على الشريحة، مستغلًا إعادة استخدام البيانات لتقليل عمليات الوصول المكلفة. [ 4 ]

إعادة استخدام البيانات

أمثلة على آليات إعادة استخدام البيانات الأربعة في البنى المكانية.

تُتيح آليات إعادة الاستخدام في البنى المكانية البث المتعدد والاختزال . ويمكن تصنيف إعادة الاستخدام إلى مكانية وزمنية. تدعم وصلات البنى المكانية البث المتعدد المكاني، حيث تُستخدم قراءة واحدة من ذاكرة خارجية لكتابة بيانات متعددة إلى وحدات داخلية، والاختزال المكاني، حيث تُجمع القراءات من الذاكرة الداخلية في كتابة خارجية واحدة. [ 13 ] ويمكن تنفيذ ذلك إما عن طريق التوجيه المباشر من عنصر إلى عنصر، كما هو الحال في المصفوفات الانقباضية ، أو على الوصلة أثناء الوصول إلى الذاكرة. [ 7 ] أما إعادة الاستخدام الزمنية فتحدث عندما تُحفظ القيمة نفسها في الذاكرة أثناء قراءتها (البث المتعدد) و/أو تحديثها في مكانها (الاختزال) عدة مرات دون إعادة جلبها من ذاكرة أخرى. [ 13 ]

لنأخذ مثالاً على النوى التي يمكن حسابها باستخدام عناصر معالجة متوازية شبيهة بوحدات الحساب والمنطق ، مثل ضرب المصفوفات والالتفاف. يمكن استخدام الاتصال المباشر بين عناصر المعالجة بكفاءة لتمرير المجاميع الجزئية لتحقيق تراكم موزع مكانيًا، أو لمشاركة بيانات الإدخال نفسها للحساب المتوازي دون الحاجة إلى الوصول المتكرر إلى الذاكرة الخارجية. [ 14 ]

أمثلة على إعادة استخدام البيانات في الالتفافات
الاستقرار: التكرار على البعد M(قنوات الإخراج) يستمر في إعادة استخدام نفس قيم موتر الإدخال.
هالة: كل تكرار على بُعد P(ارتفاع الإخراج) يتشارك جزئيًا قيم موتر الإدخال مع التكرار السابق. يحدث هذا لأن التكرار يشمل Pأيضًا الفهارس H(ارتفاع الإدخال) من خلال مجموع (تحويل خطي) مع فهرس على R(ارتفاع الأوزان).

تُعدّ كمية إعادة استخدام البيانات التي يُمكن استغلالها خاصيةً من خصائص النواة قيد التشغيل، ويُمكن استنتاجها من خلال تحليل تبعيات بياناتها . عندما يُمكن التعبير عن النواة على شكل حلقة متداخلة ، تنشأ إعادة الاستخدام من التكرارات اللاحقة التي تصل، جزئيًا، إلى القيم نفسها. يُعدّ هذا التداخل شكلًا من أشكال موضعية الوصول ، ويُمثّل فرصةً لإعادة الاستخدام في البنى المكانية التي تُعرف غالبًا باسم "الثبات". [ 15 ] [ 1 ] بالنسبة للنوى التي تُقدّم تحويلات خطية للمؤشرات، مثل الالتفافات ، وبشكلٍ أعم، أنماط الاستنسل ، فإنّ التداخل الجزئي الناتج عن النافذة المنزلقة للحساب يُوفّر أيضًا فرصةً لإعادة الاستخدام، ويُطلق عليه اسم "المنطقة الوهمية" أو "الهالة". [ 16 ]

بطبيعة الحال، تكون البنى المكانية أكثر فعالية كلما زادت فرص إعادة الاستخدام. وفي الوقت نفسه، فإن محدودية موارد الأجهزة تعني أنه لا يمكن الاستفادة من جميع الفرص في آن واحد، مما يتطلب تخطيطًا دقيقًا للحوسبة لاستغلال الفرص الأكثر فعالية. [ 5 ]

عمليات حساب الخرائط

لتشغيل نواة على بنية مكانية ، يجب إنشاء خريطة توضح كيفية تنفيذ العملية . تتطلب خريطة عبء العمل على بنية مكانية ربط كل عملية حسابية بعنصر معالجة، ثم جدولة كل من العمليات الحسابية ونقل البيانات اللازمة لدعمها. [ 17 ] يُعد اختيار الخريطة المناسبة أمرًا بالغ الأهمية لتحقيق أقصى أداء. [ 5 ] نقطة البداية للخريطة هي تمثيل حلقة التداخل للنواة. للاستفادة من التوازي وإعادة استخدام البيانات في آنٍ واحد، يجب تقسيم التكرارات بين عناصر المعالجة مع الحرص على أن تتم معالجة تبعيات البيانات بين التكرارات بواسطة نفس العنصر أو مجموعة العناصر المجاورة. [ 3 ]

ضرب المصفوفات.

لأغراض التوضيح، يركز مثال التعيين التالي على ضرب المصفوفات، لكن يبقى كل شيء قابلاً للتعميم على أي نواة متوازية البيانات . ينبع هذا الاختيار من حقيقة أن معظم الأعمال المتعلقة بالبنى المكانية تركز على دعم الشبكات العصبية والتحسينات ذات الصلة. [ 18 ] [ 19 ] تجدر الإشارة إلى أنه تمت مناقشة موازاة مماثلة لضرب المصفوفات أيضًا في سياق أنظمة المعالجات المتعددة .

يمكن إنشاء جميع عمليات الربط من خلال ثلاث تحويلات حلقية للنواة الأصلية: [ 20 ]

  • تُؤدي عملية تقسيم الحلقات (أو حجبها ) إلى إنشاء مصفوفات كتل أصغر فأصغر يمكن تخزينها في الذاكرة الداخلية. وتُكرر هذه العملية لكل ذاكرة في التسلسل الهرمي، حيث تُنشئ كل ذاكرة نسخة متداخلة من الحلقات الأصلية. في أي لحظة أثناء التنفيذ، لا تحتاج الذاكرة إلا إلى تخزين جميع البيانات اللازمة للتكرارات على نسخها من الحلقات والحلقات الداخلية.
  • التوازي ، على غرار التبليط، ولكن تتم معالجة البلاطات المختلفة في وقت واحد عبر عناصر معالجة متعددة، بدلاً من معالجتها بالتسلسل.
  • فيما يتعلق بترتيب العمليات الحسابية ، يمكن إعادة ترتيب الحلقات بشكل عشوائي داخل كل نسخة من حلقة التداخل الأصلية. يؤدي هذا إلى تغيير أنماط الوصول إلى البيانات، وتغيير القيم المستخدمة في التكرارات المتتالية وتوقيت استخدامها.

يتولى كل مستوى من مستويات التسلسل الهرمي للذاكرة مسؤولية التقدم خلال التكرارات المخصصة له. بعد المعالجة المتوازية، يُشغّل كل عنصر معالجة نفس الحلقات الداخلية على بيانات مختلفة جزئيًا. إعادة استخدام البيانات المُستغلة مُضمنة في هذا النموذج. يُتيح التجانب إعادة الاستخدام الزمني، بينما تُتيح المعالجة المتوازية إعادة الاستخدام المكاني. أخيرًا، يُحدد ترتيب الحساب القيم التي يُمكن إعادة استخدامها فعليًا. [ 3 ] [ 13 ]

لنفترض، على سبيل المثال، بنية مكانية تتألف من مساحة تخزين مؤقتة كبيرة تخزن المعاملات بكاملها، ومصفوفة من عناصر معالجة بحجم 16×16 ، لكل منها ملف تسجيل صغير ووحدة ضرب وتجميع. لنفترض أن النواة الأصلية هي عملية ضرب المصفوفات التالية:

M ، K ، N = 128 ، 64 ، 256 لـ m في [ 0 : M ): لـ k في [ 0 : K ): لـ n في [ 0 : N ): Out [ m ][ n ] += W [ m ][ k ] * In [ k ][ n ]

يمكن كتابة مخطط كامل، بنواة مقسمة ومتوازية وتدفق بيانات محدد بالكامل، على النحو التالي. يتم تمييز التكرارات الموزعة على عناصر المعالجة لتشغيلها بشكل متزامن بما يلي pfor:

# ================ الذاكرة الخارجية ================= for m_mem in [ 0 : 8 ): for k_mem in [ 0 : 1 ): for n_mem in [ 0 : 16 ): # ========= عبر عناصر المعالجة ========== pfor m_par in [ 0 : 16 ): pfor k_par in [ 0 : 16 ): # ========= داخل عناصر المعالجة ========== for n_pe in [ 0 : 16 ): for m_pe in [ 0 : 1 ): for k_pe in [ 0 : 4 ): m = m_mem * 16 + m_par + m_pe k = k_mem * 16 * 4 + k_par * 4 + k_pe n = n_mem * 16 + n_pe Out [ m ][ n ] += W [ m ][ k ] * In [ k ][ n ]

يمكن ملاحظة إعادة استخدام البيانات الزمنية في شكل ثبات، حيث تتراكم المخرجات في مكانها خلال k_peالتكرارات وتبقى الأوزان ثابتة خلال n_memالتكرارات. أما إعادة الاستخدام المكاني فتحدث على شكل تقليل المخرجات على مدى k_parوبث متعدد للمدخلات عبرها m_par. ويرى كل عنصر معالجة بدلاً من ذلك بلاطة فريدة من الأوزان. عند استنتاج فرص إعادة الاستخدام التي تستغلها عملية التعيين، يجب تجاهل أي حلقة ذات تكرار واحد، بينما، بالنسبة لكل مُعامل، لا يلزم سوى النظر في الحلقات التي تؤثر على أبعاده. [ 15 ]

تحسين رسم الخرائط

يختلف عدد عمليات الربط الممكنة باختلاف الأجهزة المستهدفة، ولكنه لا يقل عن مليارات، نظرًا للعدد الهائل من التوليفات الممكنة الناتجة عن القرارات المذكورة أعلاه. [ 21 ] ونتيجةً لذلك، يُعدّ إيجاد أفضل مجموعة من التحويلات التي تُحقق أعلى معدل لإعادة استخدام البيانات، وبالتالي أقل زمن استجابة واستهلاك للطاقة لبنية مكانية ونواة، مسألة تحسين معقدة . [ 17 ] [ 22 ] [ 19 ]

تم تطوير معظم تصاميم البنية المكانية بالتزامن مع تقنية رسم خرائط مُخصصة. [ 1 ] ومع ذلك، فقد حفز تعقيد المشكلة تطوير أدوات رسم خرائط مُخصصة تعمل مع مجموعة متنوعة من البنى المكانية وتُطبق خوارزميات عامة تُوفر باستمرار خرائط جيدة في وقت معقول. [ 5 ] تشمل التقنيات التي طُبقت بنجاح على هذه المشكلة ما يلي: [ 7 ]

أمثلة

منصات الهندسة المعمارية المكانية

في عام ١٩٩٢، طُرحت "الآلات المكانية" كنهج للحوسبة المتوازية. [ ٢٤ ] وفي عام ٢٠١٣، اقتُرح معيار برمجي للحوسبة المكانية. [ ٢٥ ] وقد اقترح علماء الحاسوب في المعهد الفدرالي السويسري للتكنولوجيا في زيورخ نموذجًا للحاسوب المكاني للحوسبة المتوازية الموفرة للطاقة. [ ٢٦ ] وتصف شركة AMD معالج AMD XDNA بأنه "بنية وحدة معالجة عصبية لتدفق البيانات المكانية". [ ٢٧ ]

تُعدّ الدوائر المتكاملة الخاصة بالتطبيقات (ASICs) ، وهي تصميمات مُسرّعات أجهزة مُخصصة بالكامل، الشكل الأكثر شيوعًا لتطوير البنى المكانية. ويعود ذلك أساسًا إلى توافقها الجيد مع أهداف تصميم الكفاءة للبنى المكانية. [ 7 ]

يمكن اعتبار مصفوفات البوابات المنطقية القابلة للبرمجة (FPGAs) بنى مكانية دقيقة ومرنة للغاية. وينطبق الأمر نفسه على مصفوفات البوابات المنطقية القابلة للبرمجة (CGRAs) . [ 1 ] ومع ذلك، لا يقتصر كلاهما على اتباع نموذج البنية المكانية، إذ يمكن، على سبيل المثال، إعادة تهيئتهما لتشغيل معظم المهام العشوائية. لذلك، لا ينبغي اعتبارهما بنية مكانية إلا عند تهيئتهما للعمل كبنية مكانية. في الواقع، تم تطوير العديد من تصميمات البنية المكانية لنشرها على مصفوفات البوابات المنطقية القابلة للبرمجة. [ 28 ] [ 19 ]

تُعدّ المصفوفات الانقباضية شكلاً من أشكال البنية المكانية، إذ تستخدم شبكة من عُقد الحوسبة ذات وصلات قابلة للبرمجة، مما يسمح بتنفيذ العمليات الحسابية بالتزامن مع انتقال البيانات من عُقدة إلى أخرى. ويتوافق مخطط تدفق الحوسبة للمصفوفات الانقباضية بشكل طبيعي مع pforمخططات البنية المكانية. [ 29 ]

تُعدّ المصفوفات غير المتزامنة للمعالجات البسيطة مقدمةً للبنى المكانية التي تتبع نموذج MIMD ، وهي موجهة نحو أحمال عمل معالجة الإشارات الرقمية . [ 1 ] [ 30 ]

تُعدّ بنى تدفق البيانات بمثابة مقدمة للبنى المكانية، إذ تُعتبر منهجًا عامًا لاستغلال التوازي بين وحدات وظيفية متعددة. فهي تُشغّل البرنامج ببدء كل عملية حسابية فور استيفاء متطلبات البيانات الخاصة بها وتوفر الأجهزة اللازمة. وقد بسّطت البنى المكانية هذا المفهوم باستهدافها نوى محددة. فبدلًا من توجيه التنفيذ بناءً على جاهزية البيانات، تستخدم هذه البنى تبعيات بيانات النواة بشكل ثابت لتحديد تدفق البيانات للبنية بأكملها قبل التنفيذ من خلال عملية ربط. [ 5 ]

ليست عمارة مكانية

تُعدّ معالجات الإشارات الرقمية معالجات متخصصة للغاية ذات مسارات بيانات مُخصصة لإجراء العديد من العمليات الحسابية بسرعة وتزامن وتكرار على سلسلة من عينات البيانات. على الرغم من وجود أوجه تشابه في النوى المستهدفة، فإن معالج الإشارات الرقمية الواحد لا يُمثل بنية مكانية، إذ يفتقر إلى التوازي المكاني المتأصل فيه عبر مجموعة من عناصر المعالجة. ومع ذلك، يمكن إيجاد معالجات الإشارات الرقمية في مصفوفات البوابات المنطقية القابلة للبرمجة (FPGAs) ومصفوفات البوابات المنطقية المُدمجة (CGRAs)، حيث يُمكن أن تكون جزءًا من تصميم بنية مكانية أكبر مُنشأة هناك. [ 19 ]

لا تُصنّف وحدات Tensor Core الموجودة في وحدات معالجة الرسومات من Nvidia منذ سلسلة Volta، على الرغم من تسريعها لعملية ضرب المصفوفات، ضمن البنى المكانية، لأنها وحدات وظيفية مدمجة لا تُظهر خصائص مكانية بشكل مباشر. وبالمثل، فإن المعالج المتعدد المتدفق ، الذي يحتوي على عدة وحدات Tensor Core، ليس بنية مكانية، بل هو مثال على SIMT ، نظرًا لمشاركة التحكم فيه عبر عدة خيوط معالجة رسومات. [ 7 ]

العمارة المكانية الناشئة أو غير التقليدية

يقترح الحوسبة داخل الذاكرة إجراء العمليات الحسابية على البيانات مباشرةً داخل الذاكرة التي تُخزَّن فيها. ويهدف هذا الأسلوب إلى تحسين كفاءة العمليات الحسابية وكثافتها من خلال تجنب عمليات نقل البيانات المكلفة وإعادة استخدام مكونات الذاكرة الموجودة. [ 31 ] على سبيل المثال، يمكن تخزين أحد معاملات ضرب المصفوفات في الذاكرة، بينما يُستدعى المعامل الآخر تدريجيًا، وتُنتج الذاكرة نفسها الناتج النهائي. عند اعتبار كل مجموعة من خلايا الذاكرة التي تُجري عملية حسابية بين المعامل المخزن والمعامل الوارد، مثل الضرب، كعنصر معالجة، يمكن اعتبار بنك الذاكرة القادر على الحوسبة داخل الذاكرة بنيةً مكانية ذات تدفق بيانات مُحدد مسبقًا. ويُشكل عرض البنك وارتفاعه الخاصية pfors. [ 32 ]

تُعدّ الحواسيب الإدراكية، التي طُوّرت كجزء من أبحاث الأنظمة العصبية الشكلية ، أمثلةً على البنى المكانية التي تستهدف تسريع الشبكات العصبية النبضية . كل عنصر من عناصر المعالجة فيها عبارة عن نواة تتعامل مع عدة خلايا عصبية ونقاط الاشتباك العصبي بينها . تستقبل هذه النواة النبضات الموجهة إلى خلاياها العصبية من نوى أخرى، وتُدمجها ، ثم تُعمّم النبضات الناتجة. ترتبط النوى عبر شبكة على شريحة، وتعمل عادةً بشكل غير متزامن . تتضمن عملية ربطها تخصيص الخلايا العصبية للنوى مع تقليل المسافة الإجمالية التي تقطعها النبضات، والتي تُعدّ مؤشرًا للطاقة وزمن الاستجابة. [ 8 ] [ 33 ]

تطبيقات محددة

نظرة عامة على بنية برنامج Eyeriss . [ 1 ]
نظرة عامة على بنية سيمبا . [ 2 ]
نظرة عامة على بنية TPUv1 . [ 9 ]
نظرة عامة على بنية جيمينى . [ 28 ]

تم إنتاج أو تصميم نماذج أولية للهياكل المكانية كمسرعات مستقلة :

  • Eyeriss : [ 1 ] مُسرِّع للتعلم العميق طُوِّر في مختبر CSAIL التابع لمعهد ماساتشوستس للتكنولوجيا ، وتحديدًا من قِبَل فريق فيفيان سزي ، وعُرض في عام 2016. يستخدم هذا المُسرِّع ذاكرة مؤقتة بسعة 108 كيلوبايت وشبكة من 12×14 عنصر معالجة، لكل منها ملف تسجيل بسعة 0.5 كيلوبايت. كما صُمِّمَ إصدار لاحق، Eyeriss v2 [ 14 ] ، يُطبِّق ربطًا هرميًا بين عناصر المعالجة لتعويض نقص عرض النطاق الترددي في الإصدار الأصلي.  
  • ديان ناو : [ 10 ] عائلة من مسرعات التعلم العميق طُوّرت في معهد تكنولوجيا المعلومات والاتصالات ، وتُقدّم إصدارات موجهة للحوسبة الطرفية والحوسبة عالية الأداء. يعتمد تصميمها الأساسي على مصفوفات قابلة لإعادة التكوين من المضاعفات ، والجامعات ، ووحدات وظيفية خاصة بالتنشيط ، وذلك لموازاة معظم طبقات التعلم العميق .
  • سيمبا : [ 2 ] بنية مكانية تجريبية متعددة الرقاقات طورتها شركة إنفيديا . تحتوي كل رقاقة  على ذاكرة تبلغ حوالي 110 كيلوبايت، وتضم 16 عنصر معالجة، يحتوي كل منها على وحدة ضرب وتجميع متجهات قادرة على إجراء عملية الضرب النقطي بين متجهات مكونة من 8 عناصر. وقد تم تركيب ما يصل إلى 6×6 رقاقات في الوحدة نفسها.
  • NVDLA : [ 34 ] مصفوفة مفتوحة المصدر ، بارامترية، أحادية البعد من عناصر المعالجة المتخصصة في عمليات الالتفاف، تم تطويرها بواسطة Nvidia .
  • وحدة معالجة الموترات (TPU): طورتها جوجل ونشرتها داخليًا في مراكز بياناتها منذ عام 2015، استخدم إصدارها الأول مصفوفة نبضية كبيرة بحجم 256×256 قادرة على معالجة 92 تيرا أوبس/ثانية وذاكرة مدمجة كبيرة بسعة 28 ميجابايت تُدار بواسطة البرمجيات. [ 9 ] وقد طُورت عدة إصدارات لاحقة بقدرات متزايدة. [ 12 ] 
  • ترو نورث : [ 8 ] شريحة عصبية الشكل أنتجتها شركة آي بي إم عام 2014. تحتوي على 4096 نواة، قادرة على معالجة 256 عصبونًا محاكى و64 ألف مشبك عصبي. لا تحتوي على ساعة عالمية ، وتعمل النوى وفقًا للأحداث باستخدام منطق متزامن وغير متزامن.

البنى المكانية المدمجة في المنتجات أو المنصات الحالية :

تشمل أحمال العمل التي ثبت تشغيلها على هذه البنى المكانية ما يلي: AlexNet ، [ 1 ] ResNet ، [ 2 ] [ 28 ] BERT ، [ 21 ] [ 28 ] الحوسبة العلمية . [ 18 ]

انظر أيضاً

مراجع

  1. 1 2 3 4 5 6 7 8 9 10 تشين، يو-هسين؛ إيمر، جويل؛ سزي، فيفيان (2016). "Eyeriss: بنية مكانية لتدفق بيانات موفر للطاقة للشبكات العصبية الالتفافية". المؤتمر الدولي السنوي الثالث والأربعون لجمعية ACM/IEEE حول هندسة الحاسوب (ISCA) لعام 2016. الصفحات 367-379 . doi : 10.1109/ISCA.2016.40 . ISBN  978-1-4673-8947-1.
  2. 1 2 3 4 5 6 شاو، ياكون صوفيا؛ سيمونز، جيسون؛ فينكاتيسان، رانجاراجان؛ زيمر، برايان؛ فوجتيك، ماثيو؛ جيانغ، نان؛ كيلر، بن؛ كلاينفيلتر، أليسيا؛ بينكني، ناثانيال؛ راينا، بريانكا؛ تيل، ستيفن جي.؛ تشانغ، يانكينغ؛ دالي، ويليام جيه.؛ إيمر، جويل؛ غراي، سي. توماس؛ خيلاني، بروسيك؛ كيكلر، ستيفن دبليو. (2021). "سيمبا: توسيع نطاق استدلال التعلم العميق باستخدام بنية قائمة على الرقاقات" . اتصالات ACM . 64 (6). نيويورك، نيويورك، الولايات المتحدة الأمريكية: رابطة آلات الحوسبة: 107-116 . doi : 10.1145/3460227 . ISSN 0001-0782 . 
  3. 1 2 3 كاو، شينغ-تشون؛ كوون، هيوكجون؛ بيلاور، مايكل؛ باراشار، أنغشومان؛ كريشنا، توشار (2022). "صياغة رسمية لمرونة مُسرِّع الشبكات العصبية العميقة" . وقائع مؤتمر ACM حول قياس وتحليل أنظمة الحوسبة . 6 (2). نيويورك، نيويورك، الولايات المتحدة الأمريكية: رابطة آلات الحوسبة: 1-23 . doi : 10.1145/3530907 .
  4. 1 2 3 سزي، فيفيان؛ تشين، يو-هسين؛ يانغ، تيان-جو؛ إيمر، جويل (2017). "المعالجة الفعالة للشبكات العصبية العميقة: دليل ودراسة استقصائية". وقائع معهد مهندسي الكهرباء والإلكترونيات . 105 (12): 2295-2329 . arXiv : 1703.09039 . doi : 10.1109/JPROC.2017.2761740 .
  5. 1 2 3 4 5 6 باراشار، أنجشومان؛ راينا، بريانكا؛ شاو، ياكون صوفيا؛ تشن، يو هسين؛ يينغ، فيكتور أ. المكارة، أنوراغ؛ فينكاتيسان، رانجاراجان؛ خيلاني، بروسك؛ كيكلر، ستيفن دبليو. إيمير، جويل (2019). “Timeloop: نهج منهجي لتقييم مسرع DNN”. ندوة IEEE الدولية لعام 2019 حول تحليل أداء الأنظمة والبرمجيات (ISPASS) . الصفحات من 304 إلى 315. دوى : 10.1109/ISPASS.2019.00042 . رقم ISBN  978-1-7281-0746-2.
  6. ↑ كوين، مايكل ج. (2003). البرمجة المتوازية بلغة C باستخدام MPI وOpenMP . مجموعة ماكجرو هيل التعليمية. ISBN 0071232656.
  7. 1 2 3 4 5 6 سيلفانو، كريستينا؛ إلميني، دانييلي؛ فيراندي، فابريزيو؛ فيورين، لياندرو؛ كورزل، سيرينا؛ بينيني، لوكا؛ كونتي، فرانشيسكو؛ جاروفالو، أنجيلو؛ زامبيلي، كريستيان؛ كالوري، إنريكو؛ شيفانو، سيباستيانو؛ باليسي، ماوريتسيو؛ آسيا، جوزيبي؛ باتي، دافيد؛ البتراء، نيكولا؛ دي كارو، دافيد؛ لافاجنو، لوتشيانو؛ أورسو، تيودورو؛ كارديليني، فاليريا؛ كارداريلي، جيان كارلو؛ بيرك، روبرت. بيري ، ستيفانيا (2025). "دراسة استقصائية حول مسرعات أجهزة التعلم العميق لمنصات HPC غير المتجانسة" . مسوحات الحوسبة ACM . 57 (11). نيويورك، نيويورك، الولايات المتحدة الأمريكية: رابطة آلات الحوسبة: 1-39 . doi : 10.1145/3729215 . hdl : 2108/406544 . ISSN 0360-0300 . 
  8. 1 2 3 أكوبيان، فيليب؛ سوادا، يونيو؛ كاسيدي، أندرو؛ ألفاريز إيكازا، رودريجو؛ آرثر، جون. ميرولا، بول؛ امام، نبيل؛ ناكامورا، يوتاكا؛ داتا، بالاب؛ نام جي جون؛ طابا، بريان؛ بيكس، مايكل. بريزو، برنارد. كوانغ، جينتي ب. مانوهار، راجيت. خطر، وليام ب. جاكسون، بريان. مودا، دارميندرا س. (2015). “TrueNorth: تصميم وتدفق الأدوات لشريحة عصبية عصبية قابلة للبرمجة بقدرة 65 ميجاوات و1 مليون خلية”. معاملات IEEE حول التصميم بمساعدة الكمبيوتر للدوائر والأنظمة المتكاملة . 34 (10): 1537– 1557. بيب كود : 2015ITCAD ..34.1537A . دوى : 10.1109/TCAD.2015.2474396 .
  9. 1 2 3 جوبي، نورمان ب.؛ يونغ، كليف؛ وآخرون (2017). "تحليل أداء وحدة معالجة الموترات داخل مركز البيانات" . أخبار هندسة الحاسوب ACM SIGARCH . 45 (2). نيويورك، نيويورك، الولايات المتحدة الأمريكية: رابطة آلات الحوسبة: 1-12 . doi : 10.1145/3140659.3080246 . ISSN 0163-5964 . 
  10. 1 2 تشين، يونجي؛ تشين، تيانشي؛ شو، تشيوي؛ صن، نينغوي؛ تيمام، أوليفييه (2016). "عائلة ديان ناو: مُسرّعات أجهزة موفرة للطاقة للتعلم الآلي" . اتصالات رابطة آلات الحوسبة . 59 (11). نيويورك، نيويورك، الولايات المتحدة الأمريكية: رابطة آلات الحوسبة: 105-112 . doi : 10.1145/2996864 . ISSN 0001-0782 . 
  11. ↑ هورويتز، مارك (2014). "1.1 مشكلة الطاقة في الحوسبة (وما يمكننا فعله حيالها)". ملخص الأوراق التقنية لمؤتمر IEEE الدولي للدوائر المتكاملة الصلبة لعام 2014 (ISSCC) . الصفحات 10-14 . doi : 10.1109/ISSCC.2014.6757323 . ISBN  978-1-4799-0920-9.
  12. 1 2 جوبي، نورمان ب.؛ يون، دو هيون؛ وآخرون (2021). "عشرة دروس من ثلاثة أجيال شكلت منتج جوجل الصناعي TPUv4i" . المؤتمر الدولي السنوي الثامن والأربعون لجمعية ACM/IEEE حول هندسة الحاسوب (ISCA) لعام 2021. ISCA '21. حدث افتراضي، إسبانيا: مطبعة IEEE. الصفحات 1-14 . doi : 10.1109/ISCA52012.2021.00010 . ISBN  9781450390866.
  13. 1 2 3 كوون، هيوكجون؛ شاتاراسي، براسانث؛ ساركار، فيفيك؛ كريشنا، توشار؛ بيلاور، مايكل. باراشار، أنجشومان (2020). “MAESTRO: نهج يركز على البيانات لفهم إعادة الاستخدام والأداء وتكلفة الأجهزة الخاصة بتعيينات DNN”. آي إي إي مايكرو . 40 (3): 20– 29. بيب كود : 2020IMicr..40c..20K . دوى : 10.1109/MM.2020.2985963 .
  14. 1 2 تشين، يو-هسين؛ يانغ، تيان-جو؛ إيمر، جويل؛ سزي، فيفيان (2019). "Eyeriss v2: مُسرِّع مرن للشبكات العصبية العميقة الناشئة على الأجهزة المحمولة". مجلة IEEE حول المواضيع الناشئة والمختارة في الدوائر والأنظمة . 9 (2): 292-308 . arXiv : 1807.07928 . Bibcode : 2019IJEST...9..292C . doi : 10.1109/JETCAS.2019.2910232 . hdl : 1721.1/134768 .
  15. 1 2 مي، لينيان؛ هوشمند، بويا؛ جاين، فيكرام؛ جيرالدو، سيباستيان؛ فيرهيلست، ماريان (2021). "ZigZag: توسيع نطاق استكشاف فضاء تصميم رسم الخرائط المعمارية المشتركة لمسرعات الشبكات العصبية العميقة". معاملات IEEE للحواسيب . 70 (8): 1160-1174 . Bibcode : 2021ITCmp..70.1160M . doi : 10.1109/TC.2021.3059962 .
  16. ↑ هاغيدورن، باستيان؛ ستولتزفوس، لاريسا؛ ستيوير، ميشيل؛ غورلاتش، سيرجي؛ دوباخ، كريستوف (2018). "توليد أكواد استنسل عالية الأداء باستخدام ليفت" . وقائع الندوة الدولية لعام 2018 حول توليد الأكواد وتحسينها . CGO '18. نيويورك، نيويورك، الولايات المتحدة الأمريكية: رابطة آلات الحوسبة. الصفحات 100-112 . doi : 10.1145/3168824 . ISBN  9781450356176.
  17. 1 2 3 هوانغ، تشيجينغ؛ كانغ، مين وو؛ دينه، غريس؛ نوريل، توماس؛ كالايا، أرافيند؛ ديميل، جيمس؛ واورزينك، جون؛ شاو، ياكون صوفيا (2021). "CoSA: جدولة من خلال التحسين المقيد للمسرعات المكانية". المؤتمر الدولي السنوي الثامن والأربعون لجمعية ACM/IEEE حول هندسة الحاسوب (ISCA) لعام 2021. الصفحات 554-566 . doi : 10.1109/ISCA52012.2021.00050 . ISBN  978-1-6654-3333-4.
  18. 1 2 مون، غوردون يوهيون؛ كوون، هيوكجون؛ جيونغ، جيونهوا؛ تشاتاراسي، براسانث؛ راجامانيكام، سيفاسانكاران؛ كريشنا، توشار (2022). "تقييم بنى مسرعات الفضاء باستخدام ضرب المصفوفات المتجانبة". معاملات IEEE للأنظمة المتوازية والموزعة . 33 (4): 1002-1014 . Bibcode : 2022ITPDS..33.1002M . doi : 10.1109/TPDS.2021.3104240 . OSTI 1820407 . 
  19. 1 2 3 4 سيرينا، كورزيل؛ فابريزيو، فيراندي؛ لياندرو، فيورين؛ دانييلي، إيلميني؛ كريستينا، سيلفانو؛ فرانشيسكو، كونتي؛ لوكا، بومباني؛ لوكا، بينيني؛ إنريكو، كالور؛ سيباستيانو، فابيو؛ كريستيان، زامبيلي؛ موريزيو، باليسي؛ جوزيبي، آسيا؛ إنريكو روسو؛ فاليريا، كارديليني؛ سلفاتوري، فيليبوني؛ فرانشيسكو، لو؛ ستيفانيا، بيري (2023). “دراسة استقصائية حول منهجيات التصميم لتسريع التعلم العميق في البنى غير المتجانسة”. أرخايف : 2311.17815 [ cs.AR ].
  20. 1 2 كاو، شينغ-تشون؛ كريشنا، توشار (2020). "غاما: أتمتة رسم خرائط الأجهزة لنماذج الشبكات العصبية العميقة على المعالجات المسرّعة باستخدام الخوارزمية الجينية" . وقائع المؤتمر الدولي التاسع والثلاثين للتصميم بمساعدة الحاسوب . ICCAD '20. نيويورك، نيويورك، الولايات المتحدة الأمريكية: رابطة آلات الحوسبة. الصفحات 1-9 . doi : 10.1145/3400302.3415639 . ISBN  9781450380263.
  21. 1 2 سيهون، كيم؛ كولمان، هوبر؛ ثاناكول، واتاناوونغ؛ مينوو، كانغ؛ روهان، يان؛ حسن، جينك؛ غريس، دينه؛ تشيجينغ، هوانغ؛ كورت، كويتزر؛ مايكل، دبليو؛ ياكون، صوفيا؛ أمير، غلامي (2023). "التحسين الكامل لاستدلال المحولات: دراسة استقصائية". arXiv : 2302.14017 [ cs.CL ].
  22. 1 2 سيمونز، آرني؛ ماي، لينيان؛ فيرهيلست، ماريان (2021). "لوما: جدولة تلقائية سريعة على مسرعات الشبكات العصبية العميقة من خلال تخصيص الذاكرة القائم على ترتيب الحلقات". المؤتمر الدولي الثالث لـ IEEE حول دوائر وأنظمة الذكاء الاصطناعي (AICAS) لعام 2021. الصفحات 1-4 . doi : 10.1109/AICAS51828.2021.9458493 . ISBN  978-1-6654-1913-0.
  23. ↑ جونغ، فيكتور جيه بي؛ سيمونز، آرني؛ ماي، لينيان؛ فيرهيلست، ماريان؛ بينيني، لوكا (2023). "سالسا: مُجدوِل ترتيب الحلقات القائم على التلدين المُحاكى لمُسرِّعات الشبكات العصبية العميقة". المؤتمر الدولي الخامس لـ IEEE حول دوائر وأنظمة الذكاء الاصطناعي (AICAS) لعام 2023. الصفحات 1-5 . doi : 10.1109/AICAS57966.2023.10168625 . hdl : 11585/958507 . ISBN  979-8-3503-3267-4.
  24. ↑ يوسي فيلدمان وإيهود شابيرو، CACM ، 35(10)، الصفحات من 61 إلى 73، 1992.
  25. ↑ HPCWire، اتحاد OpenSPL يكشف عن معيار برمجة جديد للحوسبة المكانية .
  26. ^ لوكاس جيانينازي وآخرون، 2023 .
  27. ↑ AMD، بنية AMD XDNA .
  28. 1 2 3 4 5 جينك، حسن؛ كيم، سيه؛ أميد، ألون؛ حاج علي، أمير؛ آير، فيغنيش؛ براكاش، براناف؛ تشاو، جيري؛ جروب، دانيال؛ ليو، هاريسون؛ ماو، هوارد؛ أو، ألبرت؛ شميدت، كولين؛ ستيفل، صموئيل؛ رايت، جون؛ ستويكا، أيون؛ راجان-كيلي، جوناثان؛ أسانوفيتش، كرست؛ نيكوليتش، بوريفوي؛ شاو، ياكون صوفيا (2021). "جيميني: تمكين التقييم المنهجي لبنية التعلم العميق من خلال التكامل الكامل". المؤتمر الثامن والخمسون لأتمتة التصميم ACM/IEEE لعام 2021 (DAC) . الصفحات 769-774 . arXiv : 1911.09925 . دوى : 10.1109/DAC18074.2021.9586216 . رقم ISBN  978-1-6654-3274-0.
  29. 1 2 "برنامج الجوزاء التعليمي في IISWC 2021" . بيركلي.edu . 2025-07-07.
  30. ↑ باس، بيفان؛ يو، تشيي؛ ميووسن، مايكل؛ ستاري، عمر؛ أبّرسون، رايان؛ وورك، إريك؛ ويب، جيريمي؛ لاي، مايكل؛ محسنين، تينوش؛ ترونغ، دين؛ تشيونغ، جيسون (مارس-أبريل 2007). "AsAP: منصة متعددة النوى دقيقة الحبيبات لتطبيقات معالجة الإشارات الرقمية". IEEE Micro . 27 (2): 34-45 . Bibcode : 2007IMicr..27b..34B . doi : 10.1109/MM.2007.29 . S2CID 18443228 . 
  31. ↑ جايسوال، أخيلش؛ تشاكرابورتي، إندرانيل؛ أغراوال، أموغ؛ روي، كوشيك (2019). "خلية ذاكرة الوصول العشوائي الثابتة 8T كمحرك ضرب نقطي متعدد البتات للحوسبة ما وراء فون نيومان". معاملات IEEE لأنظمة التكامل واسع النطاق جدًا (VLSI) . 27 (11): 2556-2567 . arXiv : 1802.08601 . Bibcode : 2019ITVL...27.2556J . doi : 10.1109/TVLSI.2019.2929245 .
  32. ↑ أندروليس، تانر؛ إيمر، جويل س.؛ سزي، فيفيان (2024). "CiMLoop: أداة مرنة ودقيقة وسريعة لنمذجة الحوسبة في الذاكرة". ندوة IEEE الدولية لتحليل أداء الأنظمة والبرمجيات (ISPASS) لعام 2024. الصفحات 10-23 . arXiv : 2405.07259 . doi : 10.1109/ISPASS61541.2024.00012 . ISBN  979-8-3503-7638-8.
  33. ^ ديفيز، مايك. سرينيفاسا، نارايان؛ لين، تسونغ هان؛ شينيا، جوثام؛ تساو، يونغ تشيانغ؛ تشوداي، سري هارشا؛ ديمو، جورجيوس؛ جوشي، براساد. امام، نبيل؛ جاين، شويتا؛ لياو، يويون؛ لين، شيت كوان. خطوط، أندرو؛ ليو، روكون؛ ماثايكوتي، ديباك؛ مكوي، ستيفن. بول، أرنب؛ تسي، جوناثان. فينكاتارامانان، جوروجوهاناثان؛ ونغ، يي هسين؛ وايلد، أندرياس؛ يانغ، يونسوك؛ وانغ ، هونغ (2018). “Loihi: معالج عصبي متعدد النواة مع التعلم على الرقاقة”. آي إي إي مايكرو . 38 (1): 82– 99. بيب كود : 2018IMicr..38a..82D . doi : 10.1109/MM.2018.112130359 .
  34. ^ "NVDLA التمهيدي" . nvdla.org . 2025-07-07.
  35. ^ "تشيبيارد" . شريحة.eecs.berkeley.edu . 2025-07-07.
  36. ↑ "تقنية محرك الذكاء الاصطناعي من AMD" . amd.com . 2025-07-07.

للمزيد من القراءة

  • سزي، فيفيان؛ تشين، يو-هسين؛ يانغ، تيان-جو؛ إيمر، جويل س. (2022). المعالجة الفعالة للشبكات العصبية العميقة . دار مورغان وكلايبول للنشر. ISBN 978-3-031-01766-7.