مصفوفة غير متزامنة من المعالجات البسيطة

الموسوعة الحرة

تتألف بنية المصفوفة غير المتزامنة للمعالجات البسيطة ( AsAP ) من مصفوفة ثنائية الأبعاد من معالجات قابلة للبرمجة ذات تعقيد منخفض، مزودة بذاكرة تخزين مؤقتة صغيرة، ومترابطة بشبكة قابلة لإعادة التكوين . طُوّرت AsAP من قِبل باحثين في مختبر الحوسبة VLSI (VCL) بجامعة كاليفورنيا في ديفيس، وتتميز بأداء عالٍ وكفاءة طاقة ممتازة، مع استخدام مساحة دارة صغيرة نسبيًا. وقد طُوّرت عام 2006. [ 1 ]

تُعدّ معالجات AsAP مناسبة تمامًا للتطبيق في تقنيات التصنيع المستقبلية، وتعمل بنظام تزامن غير متزامن عالميًا ومتزامن محليًا (GALS). تتوقف المذبذبات الفردية تمامًا (مع تسريب فقط) خلال 9 دورات عند عدم وجود عمل، وتُعاود العمل بكامل طاقتها في أقل من دورة واحدة بعد توفر العمل. لا تتطلب الشريحة أي مذبذبات بلورية ، أو حلقات قفل الطور ، أو حلقات قفل التأخير ، أو إشارة ساعة عالمية ، أو أي إشارات عالمية متعلقة بالتردد أو الطور.

تستخدم بنية المعالجات المتعددة التوازي على مستوى المهام في العديد من تطبيقات معالجة الإشارات الرقمية المعقدة ، كما أنها تحسب العديد من المهام الكبيرة باستخدام التوازي الدقيق .

الميزات الرئيسية

مخططات كتلية لمعالج AsAP واحد وشريحة AsAP 1.0 6x6

يستخدم برنامج AsAP العديد من الميزات الرئيسية الجديدة، منها أربعة:

  • بنية المعالج المتعدد الرقائقي (CMP) مصممة لتحقيق أداء عالٍ واستهلاك منخفض للطاقة للعديد من تطبيقات معالجة الإشارات الرقمية (DSP).
  • ذاكرة صغيرة وبنية بسيطة في كل معالج لتحقيق كفاءة عالية في استهلاك الطاقة .
  • تعمل تقنية التوقيت العالمي غير المتزامن محليًا المتزامن (GALS) على تبسيط تصميم الساعة ، وتزيد بشكل كبير من سهولة قابلية التوسع، ويمكن استخدامها لتقليل تبديد الطاقة بشكل أكبر .
  • يتم التواصل بين المعالجات عبر شبكة الجوار الأقرب لتجنب استخدام الأسلاك الطويلة وزيادة قابلية التوسع لتشمل المصفوفات الكبيرة وتقنيات التصنيع المتقدمة. يستطيع كل معالج استقبال البيانات من أي معالجين مجاورين وإرسالها إلى أي مجموعة من المعالجات المجاورة الأربعة.

شريحة AsAP 1: 36 معالجًا

صورة لشريحة AsAP من الجيل الأول ذات 36 معالجًا

تم تصنيع شريحة تحتوي على 36 معالجًا قابلاً للبرمجة (6×6) في مايو 2005 بتقنية CMOS 0.18 ميكرومتر باستخدام تقنية الخلايا القياسية المُصنّعة، وهي تعمل بكفاءة تامة. تعمل المعالجات الموجودة على الشريحة بترددات ساعة تتراوح بين 520 و540 ميجاهرتز عند جهد 1.8 فولت، ويستهلك كل معالج 32 ميلي واط في المتوسط ​​أثناء تنفيذ التطبيقات بتردد 475 ميجاهرتز.

تعمل معظم المعالجات بترددات ساعة تزيد عن 600 ميجاهرتز عند 2.0 فولت، مما يجعل AsAP من بين أعلى المعالجات المصنعة بتردد ساعة معروف (قابلة للبرمجة أو غير قابلة للبرمجة) التي تم تصميمها على الإطلاق في إحدى الجامعات؛ وهو ثاني أعلى تردد معروف في الأبحاث المنشورة.

عند جهد 0.9 فولت، يبلغ متوسط ​​استهلاك الطاقة لكل معالج 2.4 ميلي واط عند تردد 116 ميجاهرتز. ويشغل كل معالج مساحة 0.66 مم².

شريحة AsAP 2: 167 معالجًا

صورة لشريحة معالج AsAP 2 من الجيل الثاني 167

يحتوي تصميم الجيل الثاني بتقنية CMOS 65 نانومتر على 167 معالجًا، كل منها مزود بمعالج مخصص لتحويل فورييه السريع (FFT)، ووحدة فك تشفير فيتربي ، ومعالج تقدير حركة الفيديو ؛ وذاكرة مشتركة بسعة 16 كيلوبايت؛ ووصلات ربط بين المعالجات لمسافات طويلة. يمكن للمعالجات القابلة للبرمجة تغيير جهد التغذية وتردد الساعة بشكل فردي وديناميكي . الشريحة تعمل بكامل طاقتها. تعمل المعالجات بتردد يصل إلى 1.2 جيجاهرتز عند جهد 1.3 فولت، وهو ما يُعتقد أنه أعلى تردد ساعة تم تصنيعه لمعالج في أي جامعة. عند جهد 1.2 فولت، تعمل بتردد 1.07 جيجاهرتز واستهلاك طاقة 47 ميلي واط عند التشغيل بكامل طاقتها. عند جهد 0.675 فولت، تعمل بتردد 66 ميجاهرتز واستهلاك طاقة 608 ميكرو واط عند التشغيل بكامل طاقتها. تُمكّن نقطة التشغيل هذه من إجراء تريليون عملية حسابية (MAC) أو وحدة حسابية منطقية (ALU) في الثانية، مع استهلاك طاقة لا يتجاوز 9.2 واط. بفضل بنيتها MIMD وتوقف مذبذب الساعة ذي الحبيبات الدقيقة، فإن كفاءة الطاقة لكل عملية ثابتة تمامًا تقريبًا عبر أحمال العمل المتفاوتة على نطاق واسع، وهو ما لا ينطبق على العديد من البنى.

التطبيقات

تم الانتهاء من برمجة العديد من مهام معالجة الإشارات الرقمية والمهام العامة لنظام AsAP. تشمل المهام المُبرمجة: المرشحات، والمُشفِّرات الالتفافية ، والمُشفِّرات المُتداخلة، والفرز، والجذر التربيعي، وخوارزمية CORDIC sin/cos/arcsin/arccos، وضرب المصفوفات ، ومولدات الأرقام العشوائية الزائفة، وتحويلات فورييه السريعة (FFTs) بأطوال تتراوح بين 32 و1024، ومُفكِّك فيتربي كامل k=7 ، ومُشفِّر JPEG ، ومعالج نطاق أساسي كامل ومتوافق تمامًا مع معيار IEEE 802.11a/g لجهاز إرسال واستقبال شبكة LAN لاسلكية، ووحدة ضغط CAVLC كاملة لمُشفِّر H.264 . تتصل الوحدات ببعضها مباشرةً دون الحاجة إلى أي تعديلات. عادةً ما تكون نتائج استهلاك الطاقة، والإنتاجية، والمساحة أفضل بكثير من معالجات الإشارات الرقمية القابلة للبرمجة الموجودة.

تتيح هذه البنية فصلاً واضحاً بين البرمجة وتوقيت المعالجات الداخلية، الذي تتم معالجته بالكامل بواسطة المكونات المادية. كما أن مُترجم لغة C الذي تم الانتهاء منه مؤخراً وأداة الربط التلقائي يُسهّلان عملية البرمجة بشكل أكبر.

انظر أيضاً

مراجع

  1. ^ يو ، تشيي. موسن، مايكل J .؛ أبرسون، ريان دبليو؛ ستاري، عمر؛ لاي، مايكل. ويب، جيريمي دبليو. العمل، إريك دبليو؛ ترونج، عميد؛ محسنين، تينوش؛ باس ، بيفان م. (مارس 2008). “AsAP: مجموعة غير متزامنة من المعالجات البسيطة”. مجلة IEEE لدوائر الحالة الصلبة . 43 (3): 695–705 . بيب كود : 2008IJSSC..43..695Y . دوى : 10.1109/JSSC.2007.916616 . ISSN 0018-9200 . S2CID 14523656 .  
  • ترونج، عميد؛ واين هـ. تشينج؛ تينوش محسنين؛ زيي يو؛ أنتوني تي جاكوبسون؛ جوري لاندج؛ مايكل جي موسن؛ آنه تي تران؛ زيبين شياو؛ إريك دبليو وورك؛ جيريمي دبليو ويب؛ بول ف. ميجيا؛ بيفان م. باس (أبريل 2009). "منصة حسابية مكونة من 167 معالجًا بتقنية 65 نانومتر CMOS" . مجلة IEEE لدوائر الحالة الصلبة . 44 (4): 1130. بيب كود : 2009IJSSC..44.1130T . دوى : 10.1109/JSSC.2009.2013772 . S2CID 11502057 . مؤرشفة من الأصلي بتاريخ 21-06-2015. 
  • ترونغ، دين؛ تشينغ، واين؛ محسنين، تينوش؛ يو، تشييي؛ جاكوبسون، توني؛ لاندج، غوري؛ ميووسن، مايكل؛ واتنيك، كريستين؛ ميخيا، بول؛ تران، آنه؛ ويب، جيريمي؛ وورك، إريك؛ شياو، تشيبين؛ باس، بيفان م. (يونيو 2008). "منصة حوسبة بتقنية 65 نانومتر تضم 167 معالجًا مع جهد تغذية ديناميكي لكل معالج وتوسيع تردد ساعة ديناميكي" . في وقائع ندوة IEEE حول دوائر VLSI، 2008. هونولولو، هاواي. الصفحات 22-23 . مؤرشف من الأصل في 25 ديسمبر 2014. 
  • باس، بيفان؛ يو، تشيي؛ ميووسن، مايكل؛ ستاري، عمر؛ أبّرسون، رايان؛ وورك، إريك؛ ويب، جيريمي؛ لاي، مايكل؛ محسنين، تينوش؛ ترونغ، دين؛ تشيونغ، جيسون (مارس-أبريل 2007). "AsAP: منصة متعددة النوى دقيقة الحبيبات لتطبيقات معالجة الإشارات الرقمية" . IEEE Micro . 27 (2): 34-45 . Bibcode : 2007IMicr..27b..34B . doi : 10.1109/MM.2007.29 . S2CID 18443228. مؤرشف من الأصل في 25 يونيو 2015. 
  • باس، بيفان؛ يو، تشيي؛ ميووسن، مايكل؛ ستاري، عمر؛ أبّرسون، رايان؛ وورك، إريك؛ ويب، جيريمي؛ لاي، مايكل؛ جورمان، دانيال؛ تشين، تشي؛ تشيونغ، جيسون؛ ترونغ، دين؛ محسنين، تينوش (أغسطس 2006). "الأجهزة وتطبيقات AsAP: مصفوفة غير متزامنة من المعالجات البسيطة" . في وقائع ندوة IEEE HotChips حول الرقائق عالية الأداء (HotChips 2006) . ستانفورد. مؤرشف من الأصل في 28 فبراير 2014. تم الاسترجاع في 27 سبتمبر 2007 .
  • يو، تشيي؛ موسن، مايكل. أبرسون، ريان؛ ستاري، عمر؛ لاي، مايكل. ويب، جيريمي. العمل، إريك؛ محسنين، تينوش؛ سينغ، مانديب. باس ، بيفان م. (فبراير 2006). "مجموعة غير متزامنة من المعالجات البسيطة لتطبيقات DSP" . في وقائع مؤتمر IEEE الدولي لدوائر الحالة الصلبة (ISSCC '06) . سان فرانسيسكو، كاليفورنيا. الصفحات من 428 إلى 429، 663. مؤرشفة من الأصلي بتاريخ 25-12-2014.