مصفوفة معالجات متوازية ضخمة

الموسوعة الحرة

مصفوفة المعالجات المتوازية الضخمة ، والمعروفة أيضًا باسم مصفوفة المعالجات متعددة الأغراض ( MPPA )، هي نوع من الدوائر المتكاملة التي تحتوي على مصفوفة متوازية ضخمة تضم مئات أو آلاف وحدات المعالجة المركزية وذاكرة الوصول العشوائي (RAM) . تتبادل هذه المعالجات المهام فيما بينها عبر شبكة توصيل قابلة لإعادة التكوين . وبفضل تسخير عدد كبير من المعالجات العاملة بالتوازي، تستطيع شريحة MPPA إنجاز مهام أكثر تعقيدًا من الشرائح التقليدية. تعتمد مصفوفات MPPA على نموذج برمجة متوازية برمجية لتطوير تطبيقات الأنظمة المدمجة عالية الأداء .

بنيان

تُعدّ MPPA بنية MIMD (تدفقات تعليمات متعددة، بيانات متعددة)، بذاكرة موزعة يتم الوصول إليها محليًا، وليست مشتركة عالميًا. كل معالج مُغلّف بإحكام، ولا يصل إلا إلى شفرته وذاكرته الخاصة. يتم تحقيق الاتصال المباشر بين المعالجات في الوصلة البينية القابلة للتكوين. [ 1 ]

تتميز وحدة المعالجة الرسومية متعددة النوى (MPPA) بقدرتها الهائلة على التوازي وبنيتها المعتمدة على ذاكرة موزعة بتقنية MIMD، مما يميزها عن المعالجات متعددة النوى والمعالجات ذات النوى المتعددة ، والتي تحتوي على عدد أقل من المعالجات وبنية SMP أو بنية ذاكرة مشتركة أخرى ، وهي مصممة أساسًا للحوسبة للأغراض العامة. كما أنها تختلف عن وحدات معالجة الرسومات للأغراض العامة (GPGPUs) ذات بنية SIMD ، المستخدمة في تطبيقات الحوسبة عالية الأداء (HPC) . [ 2 ]

برمجة

يُطوَّر تطبيق MPPA من خلال تمثيله بمخطط كتلي هرمي أو سير عمل ، حيث تعمل عناصره الأساسية بالتوازي، كلٌّ منها على معالج خاص به. وبالمثل، يمكن تقسيم عناصر البيانات الكبيرة وتوزيعها على ذاكرات محلية مع إمكانية الوصول المتوازي. تتواصل العناصر عبر بنية متوازية من قنوات مخصصة. الهدف هو زيادة الإنتاجية الإجمالية إلى أقصى حد مع تقليل زمن الاستجابة المحلي إلى أدنى حد، مما يُحسِّن الأداء والكفاءة. يُشبه نموذج حساب MPPA شبكة عمليات كان أو العمليات المتسلسلة المتصلة (CSP). [ 3 ]

التطبيقات

تُستخدم معالجات MPPA في الأنظمة المدمجة عالية الأداء وتسريع الأجهزة لتطبيقات الكمبيوتر المكتبي والخوادم ، مثل ضغط الفيديو ، [ 4 ] [ 5 ] معالجة الصور ، [ 6 ] التصوير الطبي ، معالجة الشبكات ، الراديو المعرف بالبرمجيات وتطبيقات الوسائط المتدفقة الأخرى كثيفة الحساب، والتي تستخدم بخلاف ذلك رقائق FPGA و DSP و/أو ASIC .

أمثلة

تشمل معالجات MPPA المطورة في الشركات تلك المصممة في: Ambric و PicoChip و Intel و [ 7 ] IntellaSys و GreenArrays و ASOCS و Tilera و Kalray و Coherent Logix و Tabula و Adapteva . يختلف معالج Aspex (Ericsson) Linedancer في كونه مصفوفة SIMD عريضة ضخمة بدلاً من معالج MPPA. وبالمعنى الدقيق، يمكن اعتباره معالجة ترابطية نظرًا لأن كل نواة من نوى البوابات البالغ عددها 4096 من أصل 3000 نواة تمتلك ذاكرة قابلة للعنونة بالمحتوى خاصة بها. [ 8 ] [ 9 ] [ 10 ]

تشمل مصفوفات المعالجات متعددة النوى المصنعة التي تم تطويرها في الجامعات ما يلي: مصفوفات المعالجات البسيطة غير المتزامنة ذات 36 نواة [ 11 ] و167 نواة [ 12 ] من جامعة كاليفورنيا، ديفيس ، ومصفوفات RAW ذات 16 نواة [ 13 ] من معهد ماساتشوستس للتكنولوجيا ، ومصفوفات ذات 16 نواة [ 14 ] و24 نواة [ 15 ] من جامعة فودان .

طوّر مشروع صنواي الصيني شريحة SW26010 متعددة النوى ذات 260 نواة لجهاز الكمبيوتر العملاق TaihuLight ، الذي كان، من يونيو 2016 إلى يونيو 2018، أسرع جهاز كمبيوتر عملاق في العالم. [ 16 ] [ 17 ]

تحتوي معالجات Anton 3، المصممة من قبل شركة DE Shaw Research لمحاكاة ديناميكيات الجزيئات ، على مصفوفات من 576 معالجًا مرتبة في شبكة مربعة 12×24 من أزواج النوى؛ تربط شبكة موجهة هذه المربعات معًا وتمتد خارج الشريحة إلى عقد أخرى في نظام كامل. [ 18 ] [ 19 ]

انظر أيضاً

مراجع

  1. ↑ مايك بوتس (سبتمبر - أكتوبر 2007). "التزامن من خلال الاتصال في مصفوفة معالجات متوازية ضخمة". مجلة IEEE Micro . 27 (5). جمعية IEEE للحاسبات : 32. رمز Bibcode : 2007IMicr..27e..32A . doi : 10.1109/MM.2007.4378781 .
  2. ↑ مايك بوتس. "المنصات متعددة النوى والمتوازية بشكل كبير وقابلية التوسع وفقًا لقانون مور". وقائع مؤتمر الأنظمة المدمجة - وادي السيليكون، أبريل 2008 .
  3. ↑ مايك بوتس؛ براد بودلونغ؛ بول واسون؛ إد وايت (أبريل 2008). مزارع عمل قابلة لإعادة التكوين على مصفوفة معالجات متوازية ضخمة . المؤتمر الدولي السادس عشر لعام 2008 حول آلات الحوسبة المخصصة القابلة للبرمجة الميدانية. جمعية مهندسي الكهرباء والإلكترونيات (IEEE) . doi : 10.1109/FCCM.2008.6 .
  4. ↑ لوران بونيتو ​​(16 مايو 2008). "مصفوفات المعالجة المتوازية الضخمة (MPPAs) للفيديو عالي الدقة المدمج والتصوير (الجزء 1)" . تصميم الفيديو/التصوير. مجلة EE Times .
  5. ↑ لوران بونيتو ​​(18 يوليو 2008). "مصفوفات المعالجة المتوازية الضخمة (MPPAs) للفيديو عالي الدقة المدمج والتصوير (الجزء 2)" . تصميم الفيديو/التصوير. مجلة EE Times .
  6. ↑ بول تشين (18 مارس 2008). "معالجة بيانات المستشعرات متعددة الأنماط باستخدام مصفوفات المعالجات المتوازية الضخمة (MPPAs)" . تصميم المنطق القابل للبرمجة. مجلة EE Times .
  7. ↑ فانغال، سريرام ر.؛ هوارد، جيسون؛ روهل، غريغوري؛ ديغي، سوراب؛ ويلسون، هوارد؛ تشانز، جيمس؛ فينان، ديفيد؛ وآخرون . (2008). "معالج تيرافلوبس أقل من 100 واط بـ 80 بلاطة بتقنية CMOS 65 نانومتر". مجلة IEEE للدوائر المتكاملة . 43 (1): 29-41 . Bibcode : 2008IJSSC..43...29V . doi : 10.1109/JSSC.2007.910957 . 
  8. ↑ كريكيليس، أ. (1990). "الشبكة العصبية الاصطناعية على بنية ترابطية متوازية ضخمة" . المؤتمر الدولي للشبكات العصبية . ص 673. doi : 10.1007/978-94-009-0643-3_39 . ISBN  978-0-7923-0831-7.
  9. ↑ "محاكاة مونت كارلو الفعّالة على بنية معالجة السلاسل الترابطية المتوازية الضخمة System-V" (ملف PDF) . مؤرشف من النسخة الأصلية (ملف PDF) بتاريخ 2021-06-06.
  10. ↑ "معالج قابل للبرمجة مزود بـ 4096 وحدة معالجة لتطبيقات الوسائط" .
  11. ^ يو ، تشيي. موسن، مايكل. أبرسون، ريان؛ ستاري، عمر؛ لاي، مايكل. ويب، جيريمي. العمل، إريك؛ محسنين، تينوش؛ سينغ، مانديب. باس، بيفان (2006). مجموعة غير متزامنة من المعالجات البسيطة لتطبيقات DSP . مؤتمر IEEE الدولي لدوائر الحالة الصلبة (ISSCC'06). المجلد. 49. الصفحات من 428 إلى 429. دوى : 10.1109/ISSCC.2006.1696225 .  
  12. ↑ ترونغ، دين؛ تشينغ، واين؛ محسنين، تينوش؛ يو، تشيي؛ جاكوبسون، توني؛ لاندج، غوري؛ ميووسن، مايكل؛ وآخرون . (2008). منصة حوسبة بتقنية 65 نانومتر تضم 167 معالجًا مع جهد تغذية ديناميكي لكل معالج وتعديل ديناميكي لتردد الساعة . ندوة حول دوائر VLSI. الصفحات 22-23 . doi : 10.1109/VLSIC.2008.4585936 .  
  13. ↑ مايكل بيدفورد تايلور؛ جيسون كيم؛ جيسون ميلر؛ ديفيد وينتزلاف؛ فاي غودرات؛ بن غرينوالد؛ هنري هوفمان؛ بول جونسون؛ والتر لي؛ أرفيند ساراف؛ ناثان شنيدمان؛ فولكر سترومبن؛ سامان أماراسينغ؛ أنانت أغاروال (فبراير 2003). "معالج دقيق متعدد البرامج ذو 16 إصدارًا مع شبكة معاملات قياسية من نقطة إلى نقطة". وقائع مؤتمر IEEE الدولي للدوائر المتكاملة الصلبة . doi : 10.1109/ISSCC.2003.1234253 .
  14. ↑ يو، تشيي؛ يو، كايدي؛ شياو، رويجين؛ كوان، هينغ؛ أو، بنغ؛ يينغ، يان؛ يانغ، هاوفان؛ تسنغ، شياويانغ (2012). "معالج ذو 16 نواة بتردد 800 ميجاهرتز واستهلاك طاقة 320 ميلي واط، مزود بآليات تمرير الرسائل والاتصال بين النوى باستخدام الذاكرة المشتركة". ملخص الأوراق التقنية لمؤتمر IEEE الدولي للدوائر المتكاملة الصلبة لعام 2012 (ISSCC) . IEEE. الصفحات 64-66 . doi : 10.1109/ISSCC.2012.6176931 . 
  15. ↑ أو، بنغ؛ تشانغ، جياجي؛ كوان، هنغ؛ لي، يي؛ هي، ماوفي؛ يو، تشنغ؛ يو، شيوكيو؛ وآخرون (2013). "معالج 65 نانومتر ذو 24 نواة، بقدرة 39 جيجا عملية في الثانية/واط، مع شبكة على شريحة مزدوجة الطبقات مُتحكم بها بواسطة الدوائر، بسرعة 11 تيرابت/ثانية/واط، ومصفوفة تنفيذ غير متجانسة". ملخص الأوراق التقنية لمؤتمر IEEE الدولي للدوائر المتكاملة الصلبة (ISSCC) لعام 2013. IEEE. الصفحات 56-57 . doi : 10.1109/ISSCC.2013.6487635 .   
  16. ↑ دونغارا، جاك (20 يونيو 2016). "تقرير عن نظام صنواي تايهولايت" (ملف PDF) . www.netlib.org . تاريخ الاطلاع: 20 يونيو 2016 .
  17. ^ فو، هاوهوان؛ لياو، جونفينج؛ يانغ، جينزي؛ وآخرون . (2016). "الكمبيوتر العملاق Sunway TaihuLight: النظام والتطبيقات" . الخيال العلمي. الصين المشاة. الخيال العلمي . 59 (7) 072001. دوى : 10.1007 / s11432-016-5588-7 . 
  18. ↑ شو، ديفيد إي.؛ آدامز، بيتر جيه.؛ أزاريا، آساف؛ بانك، جوزيف أ.؛ باتسون، برانون؛ بيل، أليستير؛ بيرغدورف، مايكل؛ بهات، جانفي؛ بوتس، جيه. آدم؛ كوريا، تيموثي؛ ديركس، روبرت إم.؛ درور، رون أو.؛ ​​إيستوود، مايكل بي.؛ إدواردز، بروس؛ إيفن، آموس (14 نوفمبر 2021). "أنتون 3". وقائع المؤتمر الدولي للحوسبة عالية الأداء والشبكات والتخزين والتحليل . سانت لويس، ميزوري: ACM. الصفحات 1-11 . doi : 10.1145/3458817.3487397 . ISBN  978-1-4503-8442-1. S2CID 239036976 . 
  19. ↑ آدامز، بيتر جيه؛ باتسون، برانون؛ بيل، أليستير؛ بهات، جانفي؛ بوتس، جيه آدم؛ كوريا، تيموثي؛ إدواردز، بروس؛ فيلدمان، بيتر؛ فينتون، كريستوفر إتش؛ فورتي، أنتوني؛ غالياردو، جوزيف؛ جيل، جينيت؛ غورلاتوفا، ماريا؛ غريسكامب، برايان؛ غروسمان، جيه بي (22 أغسطس 2021). "معالج ΛNTON 3 ASIC: وحشٌ جبارٌ لمحاكاة الديناميكا الجزيئية". ندوة IEEE Hot Chips 33 لعام 2021 (HCS) . بالو ألتو، كاليفورنيا، الولايات المتحدة الأمريكية: IEEE. الصفحات 1-22 . doi : 10.1109/HCS52781.2021.9567084 . ISBN  978-1-6654-1397-8. S2CID 239039245 .