وصلات المكونات الطرفية

تحتوي بطاقات PCI النموذجية على شق واحد أو شقين رئيسيين، وذلك حسب جهد الإشارة. فالبطاقات التي تتطلب 3.3  فولت تحتوي على شق يبعد 56.21  مم عن اللوحة الخلفية للبطاقة في موضعَي الدبوس 12 و13؛ أما البطاقات التي تتطلب 5  فولت فتحتوي على شق يبعد 104.41  مم عن اللوحة الخلفية في موضعَي الدبوس 50 و51. وهذا يسمح بتركيب البطاقات فقط في الفتحات التي تدعم الجهد نفسه. أما "البطاقات العالمية" التي تقبل كلا الجهدين فتحتوي على كلا الشقين الرئيسيين.

يُعرَّف موصل PCI بأنه يحتوي على 62 نقطة توصيل على كل جانب من جوانب الموصل الطرفي ، ولكن يتم استبدال اثنتين أو أربع منها بفتحات مفتاحية، لذا تحتوي البطاقة على 60 أو 58 نقطة توصيل على كل جانب. يُشير الجانب A إلى "جانب اللحام" والجانب B إلى "جانب المكونات": إذا تم تثبيت البطاقة بحيث يكون الموصل متجهًا للأسفل، فإن منظر الجانب A سيُظهر اللوحة الخلفية على اليمين، بينما منظر الجانب B سيُظهر اللوحة الخلفية على اليسار. فيما يلي ترتيب دبابيس الجانبين B وA، عند النظر إلى أسفل داخل موصل اللوحة الأم (الدبابيس A1 وB1 هي الأقرب إلى اللوحة الخلفية). ^{[ 16 ] [ 18 ] [ 19 ]}

يقوم PCI ذو 64 بت بتوسيع هذا من خلال 32 جهة اتصال إضافية على كل جانب والتي توفر AD[63:32] و C/BE[7:4]# وإشارة التكافؤ PAR64 وعددًا من دبابيس الطاقة والأرضي.

معظم الخطوط متصلة بكل فتحة على التوازي. والاستثناءات هي:

• يحتوي كل منفذ على مخرج REQ# خاص به، ومدخل GNT# من وحدة التحكم في اللوحة الأم.
• تحتوي كل فتحة على خط IDSEL خاص بها، وعادة ما تكون متصلة بخط AD محدد.
• يتم توصيل TDO بشكل متسلسل بفتحة TDI التالية. يجب على البطاقات التي لا تدعم JTAG توصيل TDI بـ TDO حتى لا ينقطع الاتصال.
• يحتوي كل منفذ من منافذ PCI على مقاومات سحب خاصة به على اللوحة الأم، وذلك لكل من PRSNT1# وPRSNT2#. قد تقوم اللوحة الأم (ولكن ليس بالضرورة) باستشعار هذه المنافذ لتحديد وجود بطاقات PCI ومتطلبات الطاقة الخاصة بها.
• يتم سحب REQ64# و ACK64# بشكل فردي على فتحات 32 بت فقط.
• يتم توصيل دبابيس المقاطعة INTA# إلى INTD# بجميع الفتحات بترتيبات مختلفة. (دبابيس INTA# في فتحة ما هي دبابيس INTB# في الفتحة التالية، ودبابيس INTC# في الفتحة التي تليها).

ملحوظات:

• يبلغ جهد IOPWR إما +3.3  فولت أو +5  فولت، وذلك حسب اللوحة الخلفية. تحتوي الفتحات أيضًا على نتوء في أحد موضعين يمنع إدخال البطاقات التي لا تحتوي على الشق المتوافق، مما يدل على دعم معيار الجهد هذا. تحتوي البطاقات العالمية على كلا الشقين وتستخدم جهد IOPWR لتحديد مستويات إشارات الإدخال/الإخراج الخاصة بها.
• تشجع منظمة PCI SIG بشدة استخدام  إشارات PCI بجهد 3.3 فولت، ^{[ 16 ]} وتفرض دعمها منذ الإصدار القياسي 2.3، ^{[ 18 ]} إلا أن معظم لوحات الأم لأجهزة الكمبيوتر تستخدم  الإصدار 5 فولت. وبالتالي، فبينما تدعم العديد من بطاقات PCI المتوفرة حاليًا كلا الجهدين، وتحتوي على شقين رئيسيين للدلالة على ذلك، لا يزال هناك عدد كبير من  البطاقات التي تعمل بجهد 5 فولت فقط في السوق.
• يُعدّ طرف M66EN نقطة تأريض إضافية على  ناقلات PCI بجهد 5 فولت الموجودة في معظم لوحات الأم لأجهزة الكمبيوتر. تقوم البطاقات ولوحات الأم التي لا تدعم  تردد 66 ميجاهرتز بتأريض هذا الطرف أيضًا. إذا كانت جميع المكونات تدعم  تردد 66 ميجاهرتز، يقوم مقاوم السحب على لوحة الأم برفع مستوى هذه الإشارة، مما  يُفعّل تردد 66 ميجاهرتز. يبقى الطرف متصلًا بالأرض عبر مكثفات اقتران على كل بطاقة للحفاظ على وظيفة الحماية من التيار المتردد .
• يُعدّ طرف PCIXCAP نقطة تأريض إضافية على ناقلات وبطاقات PCI. إذا كانت جميع البطاقات واللوحة الأم تدعم بروتوكول PCI-X ، فإن مقاومة سحب على اللوحة الأم ترفع هذه الإشارة إلى مستوى عالٍ، مما يُفعّل تشغيل PCI-X. ويبقى الطرف متصلاً بالأرض عبر مكثفات اقتران على كل بطاقة للحفاظ على وظيفة الحماية من التيار المتردد.
• يجب تأريض أحد طرفي PRSNT1# أو PRSNT2# على الأقل بواسطة البطاقة. ويشير التركيب المختار إلى إجمالي متطلبات الطاقة للبطاقة (25  واط، أو 15  واط، أو 7.5  واط).
• SBO# و SDONE هما إشارتان من وحدة تحكم الذاكرة المؤقتة إلى الهدف الحالي. وهما ليستا مخرجات للمُهيئ، ولكنهما ملونتان بهذه الطريقة لأنهما مدخلات للهدف.
• PME# ( 19 أمبير ) – حدث إدارة الطاقة (اختياري) مدعوم في إصدار PCI 2.2 والإصدارات الأحدث. وهو إشارة 3.3 فولت ، مفتوحة التصريف ، فعالة عند انخفاض الجهد. ^{[ 20 ]} يمكن لبطاقات PCI استخدام هذه الإشارة لإرسال واستقبال PME مباشرةً عبر منفذ PCI، مما يلغي الحاجة إلى كابل Wake-on-LAN خاص . ^{[ 21 ]} 

معظم بطاقات PCI ذات 32 بت تعمل بشكل صحيح في فتحات PCI-X ذات 64 بت، ولكن تردد ناقل البيانات سيقتصر على تردد أبطأ بطاقة، وهو قيد متأصل في بنية ناقل PCI المشترك. على سبيل المثال، عند تركيب جهاز طرفي PCI 2.3 بتردد 66 ميجاهرتز في ناقل PCI-X قادر على تردد 133  ميجاهرتز، سيقتصر تردد لوحة ناقل البيانات بالكامل على 66  ميجاهرتز. ولتجاوز هذا القيد، تحتوي العديد من اللوحات الأم على ناقلين أو أكثر من نوع PCI/PCI-X، أحدهما مخصص للاستخدام مع الأجهزة الطرفية PCI-X عالية السرعة، والآخر مخصص للأجهزة الطرفية العامة.

صُممت العديد من بطاقات PCI-X ذات 64 بت للعمل في وضع 32 بت عند إدخالها في موصلات 32 بت الأقصر، مع انخفاض طفيف في الأداء. ^{[ 22 ] [ 23 ]} ومن الأمثلة على ذلك بطاقة واجهة SCSI ذات 64 بت من Adaptec 29160. ^{[ 24 ]} مع ذلك، لا تعمل بعض بطاقات PCI-X ذات 64 بت في فتحات PCI القياسية ذات 32 بت. ^{[ 25 ]}

سيؤدي تركيب بطاقة PCI-X ذات 64 بت في فتحة ذات 32 بت إلى ترك الجزء ذي 64 بت من موصل حافة البطاقة غير متصل وبارز. يتطلب هذا عدم وجود أي مكونات على اللوحة الأم موضوعة بحيث تعيق ميكانيكيًا الجزء البارز من موصل حافة البطاقة.

أُضيفت تقنية Mini PCI إلى معيار PCI الإصدار 2.2 لاستخدامها في أجهزة الكمبيوتر المحمولة وبعض أجهزة التوجيه؛ وهي تستخدم ناقل بيانات 32 بت بتردد 33 ميجاهرتز مع توصيلات مزودة بالطاقة (3.3 فولت فقط؛ 5 فولت بحد أقصى 100 مللي أمبير) وتدعم التحكم في ناقل البيانات و DMA . يبلغ الحجم القياسي لبطاقات Mini PCI ربع حجم نظيراتها كاملة الحجم تقريبًا. لا يمكن الوصول إلى البطاقة من خارج الجهاز، على عكس بطاقات PCI المكتبية المزودة بأقواس تحمل الموصلات. هذا يحد من أنواع الوظائف التي يمكن أن تؤديها بطاقة Mini PCI.    

تم تطوير العديد من أجهزة Mini PCI مثل Wi-Fi و Fast Ethernet و Bluetooth وأجهزة المودم (غالباً Winmodems ) وبطاقات الصوت ومسرعات التشفير و SCSI ووحدات تحكم IDE - ATA و SATA والبطاقات المدمجة. يمكن استخدام بطاقات Mini PCI مع الأجهزة المزودة بمنفذ PCI العادي، باستخدام محولات Mini PCI إلى PCI . وقد حلت بطاقة PCI Express Mini Card، ذات العرض الأصغر بكثير ، محل Mini PCI .

يحتوي PCI على ثلاثة مساحات عناوين: الذاكرة، وعنوان الإدخال/الإخراج، والتكوين.

عناوين الذاكرة  بحجم 32 بت (أو 64 بت اختياريًا)، وتدعم التخزين المؤقت ويمكن أن تكون معاملات متقطعة.

تُستخدم عناوين الإدخال/الإخراج لضمان التوافق مع مساحة عناوين منافذ الإدخال/الإخراج في معمارية Intel x86 . على الرغم من أن مواصفات ناقل PCI تسمح بنقل البيانات المتتابع في أي مساحة عناوين، إلا أن معظم الأجهزة تدعم هذه الميزة لعناوين الذاكرة فقط، وليس للإدخال/الإخراج.

أخيرًا، توفر مساحة تكوين PCI إمكانية الوصول إلى 256 بايت من سجلات التكوين الخاصة لكل جهاز PCI. يحصل كل منفذ PCI على نطاق عناوين خاص به في مساحة التكوين. تُستخدم هذه السجلات لتكوين نطاقات عناوين الذاكرة والإدخال/الإخراج للأجهزة التي يجب أن تستجيب لها من مُنشئي المعاملات. عند تشغيل الكمبيوتر لأول مرة، تستجيب جميع أجهزة PCI فقط لعمليات الوصول إلى مساحة التكوين الخاصة بها. يقوم نظام BIOS الخاص بالكمبيوتر بفحص الأجهزة وتعيين نطاقات عناوين الذاكرة والإدخال/الإخراج لها.

إذا لم يقم أي جهاز بتأكيد عنوان، فستنتهي مهلة مرحلة معالجة العنوان الخاصة بالجهاز المُبادر، مما يؤدي إلى إلغاء العملية. في حالة القراءة، من المعتاد استخدام قيمة جميع البيانات المقروءة (0xFFFFFFFF) كقيمة "واحدات". لذلك، تحاول أجهزة PCI عمومًا تجنب استخدام قيمة "الواحدات" في سجلات الحالة المهمة، حتى يسهل على البرامج اكتشاف هذا الخطأ.

يوجد 16 رمزًا ممكنًا للأوامر، كل منها مكون من 4 بتات، ويتم تخصيص 12 منها. باستثناء دورة العنوان المزدوجة الفريدة، يشير البت الأقل أهمية في رمز الأمر إلى ما إذا كانت مراحل البيانات التالية قراءة (بيانات مُرسلة من الهدف إلى المُرسِل) أو كتابة (بيانات مُرسلة من المُرسِل إلى الهدف). يجب على أهداف PCI فحص رمز الأمر بالإضافة إلى العنوان، وعدم الاستجابة لمراحل العنوان التي تُحدد رمز أمر غير مدعوم.

تعتمد الأوامر التي تشير إلى خطوط التخزين المؤقت على إعداد سجل حجم خط التخزين المؤقت لمساحة تكوين PCI بشكل صحيح؛ ولا يمكن استخدامها حتى يتم ذلك.

0000 : إقرار المقاطعة

هذا شكل خاص من دورة القراءة موجهة ضمنيًا إلى وحدة التحكم بالمقاطعات، والتي تُعيد متجه مقاطعة. يتم تجاهل حقل العنوان ذي 32 بت. أحد التطبيقات الممكنة هو توليد دورة تأكيد المقاطعة على ناقل ISA باستخدام جسر ناقل PCI/ISA. هذا الأمر مُخصص للتوافق مع أجهزة IBM PC ؛ إذا لم تكن هناك وحدة تحكم بالمقاطعات من نوع Intel 8259 على ناقل PCI، فلن تكون هناك حاجة لاستخدام هذه الدورة.

٠٠٠١ : دورة خاصة

هذه الدورة عبارة عن عملية بث خاصة لكتابة أحداث النظام التي قد تهم بطاقة PCI. يتم تجاهل حقل العنوان في هذه الدورة الخاصة، ولكن يليها مرحلة بيانات تحتوي على رسالة حمولة. تُعلن الرسائل المُعرّفة حاليًا أن المعالج سيتوقف لسبب ما (مثل توفير الطاقة). لا يستجيب أي جهاز لهذه الدورة؛ إذ يتم إنهاؤها دائمًا بإشارة إجهاض رئيسية بعد ترك البيانات على الناقل لمدة أربع دورات على الأقل.

0010 : قراءة الإدخال/الإخراج

تُجري هذه العملية قراءة من مساحة الإدخال/الإخراج. يتم توفير جميع بتات عنوان القراءة البالغ عددها 32 بتًا، بحيث يمكن للجهاز (لأسباب تتعلق بالتوافق) تنفيذ أقل من 4 بايتات من سجلات الإدخال/الإخراج. إذا كانت بيانات طلب تمكين البايت خارج نطاق العناوين التي يدعمها جهاز PCI (مثل قراءة 4 بايتات من جهاز يدعم بايتين فقط من مساحة عناوين الإدخال/الإخراج)، فيجب إنهاؤها بإشارة إجهاض الهدف. يُسمح بدورات بيانات متعددة، باستخدام ترتيب نبضي خطي (تزايدي بسيط).

إن معيار PCI يثبط استخدام مساحة الإدخال/الإخراج في الأجهزة الجديدة، مفضلاً أن يتم ذلك قدر الإمكان من خلال تعيين الذاكرة الرئيسية.

0011 : كتابة الإدخال/الإخراج

هذا يُنفذ عملية كتابة إلى مساحة الإدخال/الإخراج.

010 x : محجوز

يجب ألا يستجيب جهاز PCI لدورة عنوان باستخدام رموز الأوامر هذه.

0110 : قراءة الذاكرة

تُنفّذ هذه العملية دورة قراءة من مساحة الذاكرة. ولأن أصغر مساحة ذاكرة يُسمح لجهاز PCI بتنفيذها هي 16 بايت، ^{[ 18 ] [ 16 ] : §6.5.2.1،} فإن أقل بتين أهمية في العنوان غير مطلوبتين خلال مرحلة العنوان؛ إذ ستصل معلومات مكافئة خلال مراحل البيانات على شكل إشارات اختيار البايت. وبدلاً من ذلك، تُحدد هذه الإشارات ترتيب إرجاع بيانات الدفعة. ^{[ 18 ] [ 16 ] : §3.2.2.2} إذا كان الجهاز لا يدعم الترتيب المطلوب، فيجب عليه توفير الكلمة الأولى ثم قطع الاتصال.

إذا تم وضع علامة "prefetchable" على مساحة الذاكرة، فيجب على الجهاز المستهدف تجاهل إشارات اختيار البايت عند قراءة الذاكرة وإرجاع 32 بت صالحة دائمًا.

0111 : كتابة الذاكرة

يعمل هذا بشكل مشابه لعملية قراءة الذاكرة. وتكون إشارات اختيار البايت أكثر أهمية في عملية الكتابة، حيث لا يجب كتابة البايتات غير المختارة إلى الذاكرة.

بشكل عام، تكون عمليات الكتابة عبر PCI أسرع من عمليات القراءة، لأن الجهاز قد يقوم بتخزين بيانات الكتابة الواردة مؤقتًا وتحرير ناقل البيانات بشكل أسرع. أما في حالة القراءة، فيجب تأخير مرحلة البيانات حتى يتم جلبها بالكامل.

100 × : محجوز

يجب ألا يستجيب جهاز PCI لدورة عنوان باستخدام رموز الأوامر هذه.

1010 : قراءة التكوين

يشبه هذا عملية قراءة الإدخال/الإخراج، ولكنه يقرأ من مساحة تكوين PCI. يجب على الجهاز الاستجابة فقط إذا كانت البتات الـ 11 الأدنى من العنوان تُحدد وظيفة وسجلًا يُنفذه، وإذا كانت إشارة IDSEL الخاصة مُفعّلة. يجب عليه تجاهل البتات الـ 21 الأعلى. يُسمح بعمليات القراءة المتتابعة (باستخدام الزيادة الخطية) في مساحة تكوين PCI.

على عكس مساحة الإدخال/الإخراج، تُعرَّف سجلات تهيئة PCI القياسية بحيث لا تؤثر عمليات القراءة على حالة الجهاز. من الممكن أن يحتوي الجهاز على سجلات تهيئة تتجاوز الحجم القياسي البالغ 64 بايت، مما قد يُسبب آثارًا جانبية عند القراءة، لكن هذا نادر الحدوث. ^{[ 31 ]}

غالبًا ما تتطلب عمليات الوصول إلى مساحة التكوين بضع دورات تأخير للسماح لخطوط IDSEL بالاستقرار، مما يجعلها أبطأ من طرق الوصول الأخرى. كما أن الوصول إلى مساحة التكوين يتطلب عملية متعددة الخطوات بدلًا من تعليمة واحدة من تعليمات الآلة. لذا، يُفضّل تجنبها أثناء التشغيل الروتيني لجهاز PCI.

1011 : كتابة التكوين

يعمل هذا بشكل مشابه لقراءة التكوين.

1100 : قراءة متعددة من الذاكرة

هذا الأمر مطابق لأمر قراءة الذاكرة العامة، ولكنه يتضمن إشارة إلى أن عملية القراءة الطويلة ستستمر بعد نهاية سطر التخزين المؤقت الحالي، ويجب على الجهاز المستهدف جلب كمية كبيرة من البيانات مسبقًا. ويُسمح للجهاز المستهدف دائمًا باعتبار هذا الأمر مرادفًا لأمر قراءة الذاكرة العامة.

1101 : دورة العنوان المزدوج

عند الوصول إلى عنوان ذاكرة يتطلب تمثيله أكثر من 32 بت، تبدأ مرحلة العنوان بهذا الأمر والبتات الـ 32 الأدنى من العنوان، تليها دورة ثانية بالأمر الفعلي والبتات الـ 32 الأعلى من العنوان. قد تتعامل أجهزة PCI التي لا تدعم عناوين 64 بت مع هذا الأمر كرمز أمر محجوز آخر ولا تستجيب له. لا يُسمح باستخدام رمز الأمر هذا إلا مع كلمة عنوان عالية الرتبة غير صفرية؛ ويُحظر استخدام هذه الدورة إلا عند الضرورة.

1110 : سطر قراءة الذاكرة

هذا الأمر مطابق لقراءة الذاكرة العامة، ولكنه يتضمن تلميحًا بأن القراءة ستستمر حتى نهاية سطر ذاكرة التخزين المؤقت. ويُسمح دائمًا للمستخدم المستهدف باعتبار هذا الأمر مرادفًا لقراءة الذاكرة العامة.

1111 : كتابة الذاكرة وإبطالها

هذا الأمر مطابق لعملية كتابة الذاكرة العامة، ولكنه يضمن كتابة سطر واحد أو أكثر من سطور التخزين المؤقت بالكامل، مع تفعيل جميع عمليات تحديد البايتات. يُعد هذا تحسينًا لذاكرة التخزين المؤقت للكتابة المؤجلة التي تراقب ناقل البيانات. عادةً، يجب على ذاكرة التخزين المؤقت للكتابة المؤجلة التي تحتوي على بيانات غير محدثة مقاطعة عملية الكتابة لفترة كافية لكتابة بياناتها غير المحدثة أولًا. إذا تم تنفيذ الكتابة باستخدام هذا الأمر، فمن المؤكد أن البيانات المراد كتابتها ستكون غير ذات صلة، وقد يتم إبطالها ببساطة في ذاكرة التخزين المؤقت للكتابة المؤجلة.

يؤثر هذا التحسين فقط على ذاكرة التخزين المؤقت للتجسس، ولا يحدث أي فرق بالنسبة للهدف، الذي قد يتعامل مع هذا على أنه مرادف لأمر كتابة الذاكرة.

يجب على الأجهزة التي لا تستطيع تلبية قيود التوقيت هذه استخدام مزيج من عمليات الكتابة المُعلنة (للكتابة في الذاكرة) والمعاملات المؤجلة (لعمليات الكتابة الأخرى وجميع عمليات القراءة). في المعاملة المؤجلة، يسجل الجهاز المستهدف المعاملة (بما في ذلك بيانات الكتابة) داخليًا ويُلغي (يُرسل إشارة STOP# بدلًا من TRDY#) المرحلة الأولى من البيانات. يجب على المُبادر إعادة محاولة نفس المعاملة لاحقًا. في هذه الأثناء، يُنفذ الجهاز المستهدف المعاملة داخليًا، وينتظر إعادة محاولة المعاملة. عند رؤية المعاملة المُعاد محاولتها، يتم تسليم النتيجة المُخزنة مؤقتًا.

قد يكون الجهاز هدفًا لمعاملات أخرى أثناء إكمال معاملة واحدة متأخرة؛ يجب أن يتذكر نوع المعاملة والعنوان واختيارات البايت وقيمة البيانات (إذا كانت كتابة) وأن يكمل المعاملة الصحيحة فقط.

إذا كان النظام المستهدف يفرض حدًا أقصى لعدد المعاملات المؤجلة التي يمكنه تسجيلها داخليًا (قد تفرض الأنظمة البسيطة حدًا أقصى قدره 1)، فسيُجبر تلك المعاملات على إعادة المحاولة دون تسجيلها. وسيتم التعامل معها عند اكتمال المعاملة المؤجلة الحالية. إذا حاول مُبادران تنفيذ نفس المعاملة، فقد تُسلّم نتيجة المعاملة المؤجلة التي بدأها أحدهما إلى الآخر؛ وهذا أمر غير ضار.

يتخلى الهدف عن المعاملة المؤجلة عندما تنجح محاولة إعادة تسليم النتيجة المخزنة مؤقتًا، أو عند إعادة ضبط ناقل البيانات، أو عند مرور ³²⁷⁶⁸ دورة ساعة (حوالي 1  مللي ثانية) دون إعادة محاولة. من المفترض ألا يحدث هذا الأخير في التشغيل العادي، ولكنه يمنع حدوث حالة جمود في ناقل البيانات بأكمله في حال إعادة ضبط أحد المُهيئين أو تعطلّه.

بشكل عام، عندما يرصد جسر ناقل البيانات معاملةً على ناقل بيانات يجب إعادة توجيهها إلى ناقل بيانات آخر، يجب أن تنتظر المعاملة الأصلية حتى تكتمل المعاملة المُعاد توجيهها قبل أن تصبح النتيجة جاهزة. ويُستثنى من ذلك عمليات الكتابة في الذاكرة. ففي هذه الحالة، قد يسجل الجسر بيانات الكتابة داخليًا (إذا توفرت مساحة كافية) ويشير إلى اكتمال الكتابة قبل اكتمال الكتابة المُعاد توجيهها، أو حتى قبل أن تبدأ. تُسمى عمليات الكتابة هذه "المُرسلة ولكن لم تصل بعد" بـ"الكتابات المُرسلة"، قياسًا على رسالة بريدية. ورغم أنها تُتيح فرصًا كبيرة لتحسين الأداء، إلا أن القواعد التي تُنظم ما هو مسموح به معقدة نوعًا ما. ^{[ 34 ]}

يسمح معيار PCI لجسور ناقل البيانات بتحويل معاملات ناقل البيانات المتعددة إلى معاملة واحدة أكبر في ظروف معينة. وهذا من شأنه تحسين كفاءة ناقل بيانات PCI.

تُؤخذ عينات من جميع إشارات ناقل PCI عند الحافة الصاعدة لإشارة الساعة. وتتغير الإشارات عادةً عند الحافة الهابطة لإشارة الساعة، مما يمنح كل جهاز PCI ما يقارب نصف دورة ساعة لتحديد كيفية الاستجابة للإشارات التي رصدها عند الحافة الصاعدة، ونصف دورة ساعة أخرى لإرسال استجابته إلى الجهاز الآخر.

يتطلب ناقل PCI أنه في كل مرة يتغير فيها الجهاز الذي يُرسل إشارة ناقل PCI، يجب أن تمر دورة كاملة بين توقف أحد الأجهزة عن إرسال الإشارة وبدء الجهاز الآخر. وبدون ذلك، قد تحدث فترة يُرسل فيها كلا الجهازين الإشارة، مما قد يُؤثر على عمل الناقل.

إنّ الجمع بين دورة الاستجابة هذه وشرط إبقاء خط التحكم في حالة عالية لدورة واحدة قبل إيقافه يعني أنّه يجب أن يكون كل خط من خطوط التحكم الرئيسية في حالة عالية لدورتين على الأقل عند تغيير مالكه. صُمّم بروتوكول ناقل PCI بحيث نادرًا ما يُمثّل هذا قيدًا؛ ففي حالات خاصة قليلة فقط (لا سيما المعاملات المتتالية السريعة ) يكون من الضروري إضافة تأخير إضافي لتلبية هذا الشرط.

يمكن لأي جهاز على ناقل PCI قادر على العمل كجهاز رئيسي بدء معاملة مع أي جهاز آخر. ولضمان بدء معاملة واحدة فقط في كل مرة، يجب على كل جهاز رئيسي انتظار إشارة منح الناقل (GNT#) من وحدة تحكم موجودة على اللوحة الأم. لكل جهاز خط طلب منفصل (REQ#) يطلب استخدام الناقل، ولكن يمكن لوحدة التحكم إيقاف إشارة منح الناقل مؤقتًا عند أي جهاز إذا لم تكن هناك طلبات جارية.

يجوز للمحكم إزالة GNT# في أي وقت. يمكن للجهاز الذي يفقد GNT# إكمال معاملته الحالية، لكن لا يمكنه بدء معاملة جديدة (عن طريق تأكيد FRAME#) إلا إذا لاحظ تأكيد GNT# في الدورة السابقة لبدئها.

يجوز للمُحكِّم أيضًا توفير GNT# في أي وقت، بما في ذلك أثناء معاملة جهاز رئيسي آخر. أثناء المعاملة، يتم تفعيل إما FRAME# أو IRDY# أو كليهما؛ وعندما يتم إلغاء تفعيل كليهما، يكون ناقل البيانات في وضع الخمول. يمكن للجهاز بدء معاملة في أي وقت يتم فيه تفعيل GNT# ويكون ناقل البيانات في وضع الخمول.

تبدأ معاملة ناقل PCI بمرحلة العنوان . يقوم المُبادر (عادةً ما يكون مجموعة شرائح )، بعد أن يرى أنه يحتوي على GNT# وأن الناقل في وضع الخمول، بتوجيه عنوان الهدف إلى خطوط AD[31:0]، والأمر المرتبط به (مثل قراءة الذاكرة، أو كتابة الإدخال/الإخراج) على خطوط C/BE[3:0]#، وسحب FRAME# إلى مستوى منخفض.

يقوم كل جهاز آخر بفحص العنوان والأمر، ويقرر ما إذا كان سيستجيب كجهاز مستهدف بتأكيد إشارة DEVSEL#. يجب على الجهاز الاستجابة بتأكيد إشارة DEVSEL# خلال ثلاث دورات. يُطلق على الأجهزة التي تعد بالاستجابة خلال دورة واحدة أو دورتين اسم "أجهزة DEVSEL سريعة" أو "أجهزة DEVSEL متوسطة"، على التوالي. (في الواقع، زمن الاستجابة هو دورتان ونصف، لأن أجهزة PCI يجب أن ترسل جميع الإشارات قبل نصف دورة حتى يتم استقبالها بعد ثلاث دورات).

يجب على الجهاز تثبيت العنوان في الدورة الأولى؛ ويتعين على المُهيئ إزالة العنوان والأمر من ناقل البيانات في الدورة التالية، حتى قبل تلقي استجابة DEVSEL#. يُتاح الوقت الإضافي فقط لتفسير العنوان والأمر بعد التقاطهما.

في الدورة الخامسة من مرحلة تحديد العناوين (أو قبل ذلك إذا كانت جميع الأجهزة الأخرى مزودة بمعالج DEVSEL متوسط ​​أو أسرع)، يُسمح بفك تشفير طرحي شامل لبعض نطاقات العناوين. ويُستخدم هذا عادةً بواسطة جسر ناقل ISA للعناوين ضمن نطاقه (24 بت للذاكرة و16 بت للإدخال/الإخراج).

في الدورة السادسة، إذا لم يكن هناك استجابة، يجوز للمُبادر إنهاء العملية بإلغاء تأكيد FRAME#. يُعرف هذا باسم إنهاء الإلغاء الرئيسي ، ومن المعتاد أن تُعيد جسور ناقل PCI بيانات جميعها آحاد (0xFFFFFFFF) في هذه الحالة. لذلك، تُصمم أجهزة PCI عمومًا لتجنب استخدام قيمة جميعها آحاد في سجلات الحالة المهمة، حتى يتمكن البرنامج من اكتشاف هذا الخطأ بسهولة.

 _ ٠_ ١_ ٢_ ٣_ ٤_ ٥_ ٦_ CLK _/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ ___ GNT# \___/XXXXXXXXXXXXXXXXXXXXXXX _______ إطار# \_______________________ ___ ___ AD[31:0] -------<___X___>--------------- (بتات منخفضة، ثم بتات عالية) ___ ___ _______________ C/BE[3:0]# -------<___X___X_______________ (DAC، ثم الأمر الفعلي) ___________________________ رقم المطور: _____________ سريع متوسط ​​بطيء _ _ _ _ _ _ _ _ CLK _/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ ٠ ١ ٢ ٣ ٤ ٥ ٦ 

بعد مرحلة العنوان (وتحديدًا، بدءًا من الدورة التي ينخفض ​​فيها مستوى DEVSEL#) تأتي دفعة من مرحلة بيانات واحدة أو أكثر . في جميع الحالات، يقوم المُبادر بتشغيل إشارات اختيار البايت ذات المستوى المنخفض النشط على خطوط C/BE[3:0]#، ولكن قد يتم تشغيل البيانات على AD[31:0] بواسطة المُبادر (في حالة الكتابة) أو الهدف (في حالة القراءة).

خلال مراحل نقل البيانات، تُفسَّر خطوط C/BE[3:0]# على أنها إشارات تمكين بايتات منخفضة الفعالية . في حالة الكتابة، تُشير الإشارات المُفعَّلة إلى أيٍّ من البايتات الأربعة على ناقل AD سيتم كتابتها إلى الموقع المُعنون. في حالة القراءة، تُشير إلى البايتات التي يهتم بها المُبادر. بالنسبة للقراءة، من المسموح دائمًا تجاهل إشارات تمكين البايتات وإرجاع جميع البتات الـ 32؛ إذ يجب أن تُرجع موارد الذاكرة القابلة للتخزين المؤقت دائمًا 32 بتًا صالحة. تُفيد إشارات تمكين البايتات بشكل أساسي في الوصول إلى مساحة الإدخال/الإخراج حيث يكون للقراءة آثار جانبية.

يُسمح صراحةً بمرحلة البيانات التي يتم فيها إلغاء تأكيد جميع خطوط C/BE# الأربعة وفقًا لمعيار PCI، ويجب ألا يكون لها أي تأثير على الهدف بخلاف التقدم في العنوان في الوصول المتتالي الجاري.

تستمر مرحلة نقل البيانات حتى يصبح كلا الطرفين جاهزين لإتمام عملية النقل والانتقال إلى المرحلة التالية. يُرسل المُبادر إشارة IRDY# ( جاهزية المُبادر ) عندما لا يعود بحاجة للانتظار، بينما يُرسل المُستقبِل إشارة TRDY# ( جاهزية المُستقبِل ). يجب على الطرف المُرسل للبيانات نقلها عبر ناقل AD قبل إرسال إشارة جاهزيته.

بمجرد أن يُفعّل أحد المشاركين إشارة الاستعداد، لا يجوز له إلغاء الاستعداد أو تغيير إشارات التحكم الخاصة به حتى نهاية مرحلة البيانات. يجب على مُستقبِل البيانات تثبيت ناقل AD في كل دورة حتى يرى كلاً من IRDY# وTRDY# مُفعّلتين، مما يُشير إلى نهاية مرحلة البيانات الحالية ويُؤكد أن البيانات المُثبّتة للتو هي الكلمة المراد نقلها.

للحفاظ على سرعة الاندفاع الكاملة، يكون لدى مرسل البيانات نصف دورة ساعة بعد رؤية كل من IRDY# و TRDY# مؤكدة لدفع الكلمة التالية على ناقل AD.

 ٠ ١ ٢ ٣ ٤ ٥ ٦ ٧ ٨ ٩ CLK _/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ ___ _______ ___ ___ ___ AD[31:0] ---<___XXXXXXXXX_______XXXXX___X___X___(إذا كانت هناك كتابة) ___ ___ _______ ___ ___ AD[31:0] ---<___>~~~<XXXXXXXX___X_______X___X___ (إذا كانت قراءة) ___ _______________ _______ ___ ___ C/BE[3:0]# ---<___X_______________X_______X___X___(يجب أن يكون صالحًا دائمًا) _______________ | ___ | | | IRDY# x \_______/ x \___________ ___________________ | | | | TRDY# xx \___________________ ___________ | | | | رقم المطور: ___________________________ ___ | | | | إطار# \___________________________________ _ _ _ _ _ _ |_ _ |_ |_ |_ CLK _/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ ٠ ١ ٢ ٣ ٤ ٥ ٦ ٧ ٨ ٩ 

يستمر هذا في دورة العنونة الموضحة أعلاه، بافتراض دورة عنونة واحدة مع وسيط DEVSEL، بحيث يستجيب الهدف في الوقت المناسب للساعة 3. ومع ذلك، في ذلك الوقت، لا يكون أي من الطرفين جاهزًا لنقل البيانات. عند الساعة 4، يكون المُبادر جاهزًا، لكن الهدف ليس كذلك. عند الساعة 5، يكون كلاهما جاهزًا، ويتم نقل البيانات (كما هو موضح بالخطوط الرأسية). عند الساعة 6، يكون الهدف جاهزًا للنقل، لكن المُبادر ليس كذلك. عند الساعة 7، يصبح المُبادر جاهزًا، ويتم نقل البيانات. عند الساعتين 8 و9، يظل كلا الطرفين جاهزين لنقل البيانات، ويتم نقل البيانات بأقصى معدل ممكن (32 بت لكل دورة ساعة).

في حالة القراءة، يتم حجز الساعة 2 لعكس اتجاه ناقل AD، لذلك لا يُسمح للهدف بنقل البيانات على الناقل حتى لو كان قادرًا على DEVSEL السريع.

يجوز لأي من الطرفين طلب إنهاء عملية نقل البيانات المتتابعة بعد انتهاء مرحلة البيانات الحالية. ستطلب أجهزة PCI البسيطة التي لا تدعم عمليات نقل البيانات المتتابعة متعددة الكلمات هذا الإنهاء فورًا. وحتى الأجهزة التي تدعم هذه العمليات سيكون لها حد أقصى لطول البيانات التي يمكنها دعمها، مثل نهاية ذاكرتها القابلة للعنونة.

بالنسبة للوصول إلى مساحة الذاكرة، يمكن الوصول إلى الكلمات في سلسلة من العمليات بترتيبات متعددة. تُستخدم بتات العنوان غير الضرورية ذات الترتيب الأدنى AD[1:0] لنقل الترتيب المطلوب من المُبادر. يجب على الهدف الذي لا يدعم ترتيبًا معينًا إنهاء سلسلة العمليات بعد الكلمة الأولى. يعتمد بعض هذه الترتيبات على حجم سطر ذاكرة التخزين المؤقت، والذي يمكن ضبطه على جميع أجهزة PCI.

إذا كانت قيمة الإزاحة الابتدائية داخل سطر ذاكرة التخزين المؤقت صفرًا، فإن جميع هذه الأوضاع تتقلص إلى نفس الترتيب.

يُعدّ كلٌّ من نمطَي تبديل سطر التخزين المؤقت والتفاف سطر التخزين المؤقت شكلين من أشكال جلب سطر التخزين المؤقت وفقًا لترتيب الكلمات الحرجة أولًا. يقوم نمط التبديل بإجراء عملية XOR بين العنوان المُعطى وعداد متزايد. هذا هو الترتيب الأصلي لمعالجات Intel 486 و Pentium. ومن مزاياه أنه لا يتطلب معرفة حجم سطر التخزين المؤقت لتنفيذه.

ألغى إصدار PCI 2.1 وضع التبديل وأضاف وضع التفاف سطر التخزين المؤقت، ^{[ 32 ] : 2} حيث يتم جلب البيانات بشكل خطي، مع التفافها عند نهاية كل سطر من أسطر التخزين المؤقت. عند اكتمال جلب سطر واحد من أسطر التخزين المؤقت، ينتقل الجلب إلى موضع البداية في سطر التخزين المؤقت التالي.

تدعم معظم أجهزة PCI نطاقًا محدودًا فقط من أحجام خطوط التخزين المؤقت النموذجية؛ إذا تمت برمجة حجم خط التخزين المؤقت إلى قيمة غير متوقعة، فإنها تفرض الوصول بكلمة واحدة.

يدعم PCI أيضًا الوصول المتتابع إلى منافذ الإدخال/الإخراج ومساحة التكوين، ولكن الوضع الخطي فقط هو المدعوم. (نادرًا ما يُستخدم هذا الوضع، وقد يكون به خلل في بعض الأجهزة؛ فقد لا تدعمه، ولكنها لا تفرض الوصول بكلمة واحدة بشكل صحيح أيضًا).

هذه هي أعلى سرعة ممكنة لعملية كتابة أربع كلمات متتالية، والتي يتم إنهاؤها بواسطة الجهاز الرئيسي:

 ٠_ ١_ ٢_ ٣_ ٤_ ٥_ ٦_ ٧_ CLK _/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \ ___ ___ ___ ___ ___ AD[31:0] ---<___X___X___X___X___>---<___> ___ ___ ___ ___ ___ C/BE[3:0]# ---<___X___X___X___X___>---<___> | | | | ___ IRDY# ^^^^^^^^\______________/ ^^^^^ | | | | ___ TRDY# ^^^^^^^^\______________/ ^^^^^ | | | | ___ رقم المطور: ^^^^^^^^\______________/ ^^^^^ ___ | | | ___ رقم الإطار: \_______________/ | ^^^^\____ _ _ |_ |_ |_ |_ _ _ CLK _/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \ ٠ ١ ٢ ٣ ٤ ٥ ٦ ٧ 

عند الحافة الأولى للساعة، يبدأ المُبادر عملية نقل البيانات بإرسال عنوان وأمر وتفعيل إشارة FRAME#. أما الإشارات الأخرى فتكون في وضع الخمول (يُشار إليها بـ ^^^)، حيث يتم رفعها بواسطة مقاومات السحب في اللوحة الأم. قد تكون هذه دورة انعكاسها. في الدورة الثانية، يُفعّل الهدف كلاً من DEVSEL# وTRDY#. وبما أن المُبادر يكون جاهزًا أيضًا، يتم نقل البيانات. يتكرر هذا لثلاث دورات أخرى، ولكن قبل الدورة الأخيرة (الحافة الخامسة للساعة)، يُلغي المُتحكم الرئيسي تفعيل إشارة FRAME#، مما يُشير إلى نهاية العملية. عند الحافة السادسة للساعة، يكون ناقل AD وإشارة FRAME# غير مُفعّلين (دورة انعكاس)، بينما يتم رفع خطوط التحكم الأخرى لمدة دورة واحدة. عند الحافة السابعة للساعة، يُمكن لمُبادر آخر بدء عملية نقل بيانات مختلفة. هذه أيضًا هي دورة انعكاس خطوط التحكم الأخرى.

تستغرق عملية القراءة المكافئة دورة إضافية، لأن الهدف يجب أن ينتظر دورة واحدة حتى ينعكس ناقل AD قبل أن يتمكن من تأكيد TRDY#:

 ٠_ ١_ ٢_ ٣_ ٤_ ٥_ ٦_ ٧_ ٨_ CLK _/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \ ___ ___ ___ ___ ___ AD[31:0] ---<___>---<___X___X___X___>---<___> ___ _______ ___ ___ ___ C/BE[3:0]# ---<___X_______X___X___X___>---<___> ___ | | | | ___ IRDY# ^^^^\___________________/ ^^^^^ ___ _____ | | | | ___ TRDY# ^^^^ \______________/ ^^^^^ ___ | | | | ___ DEVSEL# ^^^^\___________________/ ^^^^^ ___ | | | ___ رقم الإطار: ___________________/ | ^^^^\____ _ _ _ |_ |_ |_ |_ _ _ CLK _/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \ ٠ ١ ٢ ٣ ٤ ٥ ٦ ٧ ٨ 

ستحتوي النبضة عالية السرعة التي يتم إنهاؤها بواسطة الهدف على دورة إضافية في النهاية:

 ٠_ ١_ ٢_ ٣_ ٤_ ٥_ ٦_ ٧_ ٨_ CLK _/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \ ___ ___ ___ ___ ___ AD[31:0] ---<___>---<___X___X___X___XXXX>---- ___ _______ ___ ___ ___ ___ C/BE[3:0]# ---<___X_______X___X___X___X___>---- | | | | ___ IRDY# ^^^^^^^\_______________________/ _____ | | | | _______ TRDY# ^^^^^^^ \______________/ ________________ | ___ توقف# ^^^^^^^ | | | \_______/ | | | | ___ DEVSEL# ^^^^^^^\_______________________/ ___ | | | | ___ رقم الإطار: _______________________/ ^^^^ _ _ _ |_ |_ |_ |_ _ _ CLK _/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \_/ \ ٠ ١ ٢ ٣ ٤ ٥ ٦ ٧ ٨ 

عند حافة الساعة 6، يشير الهدف إلى أنه يريد التوقف (مع البيانات)، لكن المُبادر يُبقي IRDY# منخفضًا بالفعل، لذلك هناك مرحلة بيانات خامسة (حافة الساعة 7)، لا يتم خلالها نقل أي بيانات.

يكتشف ناقل PCI أخطاء التكافؤ، لكنه لا يحاول تصحيحها بإعادة تنفيذ العمليات؛ فهو مجرد مؤشر على الفشل. ولهذا السبب، لا حاجة لاكتشاف خطأ التكافؤ قبل حدوثه، إذ يكتشفه ناقل PCI فعليًا بعد بضع دورات. خلال مرحلة البيانات، يقوم الجهاز الذي يُشغّل خطوط AD[31:0] بحساب التكافؤ الزوجي بينها وبين خطوط C/BE[3:0]#، ويرسله عبر خط PAR بعد دورة واحدة. تُطبّق جميع قواعد الوصول ودورات الاستجابة لناقل AD على خط PAR، بعد دورة واحدة فقط. يتحقق الجهاز المُستمع على ناقل AD من التكافؤ المُستلم ويُفعّل خط PERR# (خطأ التكافؤ) بعد دورة واحدة. يُولّد هذا عادةً مقاطعة للمعالج، ويمكن للمعالج البحث في ناقل PCI عن الجهاز الذي اكتشف الخطأ.

يُستخدم خط PERR# فقط خلال مراحل البيانات، بعد تحديد الهدف. في حال اكتشاف خطأ في التكافؤ خلال مرحلة العنوان (أو مرحلة البيانات في دورة خاصة)، تقوم الأجهزة التي ترصده بتفعيل خط SERR# (خطأ النظام).

حتى عندما يتم إخفاء بعض البايتات بواسطة خطوط C/BE# ولا يتم استخدامها، يجب أن يكون لها قيمة محددة ، ويجب استخدام هذه القيمة لحساب التكافؤ.

نظراً لضرورة وجود دورة تبادل بين الأجهزة المختلفة التي تُرسل إشارات ناقل PCI، فمن الضروري عموماً وجود دورة خمول بين عمليات نقل البيانات عبر ناقل PCI. مع ذلك، في بعض الحالات، يُسمح بتجاوز دورة الخمول هذه، والانتقال مباشرةً من الدورة الأخيرة لعملية نقل (تأكيد IRDY#، إلغاء تأكيد FRAME#) إلى الدورة الأولى للعملية التالية (تأكيد FRAME#، إلغاء تأكيد IRDY#).

لا يجوز للمُبادر إجراء معاملات متتالية إلا في الحالات التالية:

• يتم إرسالها من قبل نفس المُبادر (وإلا لما كان هناك وقت لإعادة توجيه خطوط C/BE# و FRAME#).
• كانت المعاملة الأولى عملية كتابة (لذا لا حاجة لتغيير اتجاه ناقل AD)، و
• لا يزال لدى المُهيئ إذن (من مدخل GNT# الخاص به) لاستخدام ناقل PCI.

قد تنشأ قيود زمنية إضافية من الحاجة إلى تغيير حالة خطوط التحكم المستهدفة، وخاصةً خط DEVSEL#. يقوم الهدف بإلغاء تفعيل خط DEVSEL#، مما يجعله عاليًا، في الدورة التي تلي مرحلة البيانات النهائية، والتي تُمثل في حالة المعاملات المتتالية الدورة الأولى من مرحلة العنوان. تُخصص الدورة الثانية من مرحلة العنوان لتغيير حالة خط DEVSEL#، لذا إذا كان الهدف مختلفًا عن الهدف السابق، فلا يجب عليه تفعيل خط DEVSEL# حتى الدورة الثالثة (سرعة DEVSEL متوسطة).

إحدى الحالات التي لا تظهر فيها هذه المشكلة هي إذا كان المُرسِل يعلم بطريقة ما (على الأرجح لأن العناوين تشترك في عدد كافٍ من البتات العليا) أن عملية النقل الثانية موجهة إلى نفس الوجهة التي وُجِّهت إليها العملية السابقة. في هذه الحالة، يمكنه تنفيذ عمليات نقل متتالية. يجب أن تدعم جميع وجهات PCI هذا الأمر.

من الممكن أيضًا أن يتتبع الهدف المتطلبات. إذا لم يقم أبدًا بعملية تطوير سريعة، فسيتم تلبيتها بسهولة. أما إذا قام بذلك، فيجب عليه الانتظار حتى وقت التطوير المتوسط ​​إلا في الحالات التالية:

• سبقت المعاملة الحالية دورة خاملة (ليست متتالية)، أو
• كانت المعاملة السابقة لنفس الهدف، أو
• بدأت المعاملة الحالية بدورة عنوان مزدوج.

تشير الأهداف التي تتمتع بهذه القدرة إلى ذلك بواسطة بت خاص في سجل تكوين PCI، وإذا كانت جميع الأهداف على ناقل البيانات تمتلكها، فيمكن لجميع المبادرين استخدام عمليات النقل المتتالية بحرية.

يجب أن يكون جسر ناقل فك التشفير الطرحي على دراية بتوقع هذا التأخير الإضافي في حالة الدورات المتتالية، وذلك للإعلان عن دعم الدورات المتتالية.

ابتداءً من الإصدار 2.1، تتضمن مواصفات PCI دعمًا اختياريًا لتقنية 64 بت. ويتم توفير هذا الدعم عبر موصل موسع يوفر امتدادات ناقل 64 بت AD[63:32] وC/BE[7:4]# وPAR64، بالإضافة إلى عدد من دبابيس الطاقة والأرضي الإضافية. ويمكن تمييز موصل PCI ذي 64 بت عن موصل 32 بت من خلال الجزء الإضافي ذي 64 بت.

قد تستخدم عمليات نقل البيانات بين الأجهزة ذات 64 بت جميع  البتات الـ 64 لمضاعفة معدل نقل البيانات. أما العمليات الأخرى (بما في ذلك عمليات التهيئة والوصول إلى مساحة الإدخال/الإخراج) فلا تستخدم امتداد 64 بت. أثناء نقل البيانات المتتابع (64 بت)، يعمل نظام عنونة البيانات المتتابعة كما في نقل البيانات ذي 32 بت، ولكن يتم زيادة العنوان مرتين لكل مرحلة بيانات. يجب أن يكون عنوان البداية متوافقًا مع 64 بت؛ أي يجب أن يكون AD2 مساويًا للصفر. تُنقل البيانات المقابلة للعناوين الوسيطة (حيث AD2 = 1) على النصف العلوي من ناقل AD.

لبدء معاملة 64 بت، يقوم المُبادر بإرسال عنوان البداية على ناقل AD ويؤكد REQ64# في نفس وقت FRAME#. إذا كان الهدف المُختار يدعم نقل 64 بت لهذه المعاملة، فإنه يرد بتأكيد ACK64# في نفس وقت DEVSEL#. ويجوز للهدف أن يقرر، لكل معاملة على حدة، ما إذا كان سيسمح بنقل 64 بت أم لا.

إذا تم تفعيل REQ64# خلال مرحلة العنونة، يقوم المُبادر أيضًا بتشغيل أعلى 32 بت من العنوان ونسخة من أمر الناقل على النصف العلوي من الناقل. إذا كان العنوان يتطلب 64 بت، فستظل هناك حاجة لدورة عنونة مزدوجة، ولكن النصف العلوي من الناقل يحمل النصف العلوي من العنوان ورمز الأمر النهائي خلال دورتي مرحلة العنونة؛ وهذا يسمح للهدف ذي 64 بت برؤية العنوان بالكامل والبدء بالاستجابة مبكرًا.

إذا رصد المُبادر إشارة DEVSEL# دون وجود إشارة ACK64#، فإنه يُنفذ مراحل بيانات 32 بت. تُنقل البيانات التي كان من المفترض نقلها على النصف العلوي من ناقل البيانات خلال المرحلة الأولى خلال المرحلة الثانية. عادةً، يُرسل المُبادر جميع بتات البيانات الـ 64 قبل رصد إشارة DEVSEL#. في حال غياب إشارة ACK64#، قد يتوقف عن إرسال البيانات إلى النصف العلوي من ناقل البيانات.

يتم تأكيد خطي REQ64# و ACK64# طوال المعاملة بأكملها باستثناء مرحلة البيانات الأخيرة، ويتم إلغاء تأكيدهما في نفس الوقت مع FRAME# و DEVSEL#، على التوالي.

يعمل خط PAR64 تمامًا مثل خط PAR، ولكنه يوفر تكافؤًا تامًا عبر AD[63:32] و C/BE[7:4]#. وهو صالح فقط لمراحل العناوين إذا تم تأكيد REQ64#. أما خط PAR64 فهو صالح فقط لمراحل البيانات إذا تم تأكيد كل من REQ64# و ACK64#.

تضمنت PCI في الأصل دعمًا اختياريًا لتناسق ذاكرة التخزين المؤقت للكتابة المؤجلة . تطلب ذلك دعمًا من أهداف الذاكرة القابلة للتخزين المؤقت، والتي تستمع إلى دبوسين من ذاكرة التخزين المؤقت على الناقل، وهما SDONE (إتمام التجسس) وSBO# (إيقاف التجسس). ^{[ 35 ]}

ولأن هذا نادرًا ما تم تنفيذه عمليًا، فقد تم حذفه من المراجعة 2.2 من مواصفات PCI، ^{[ 16 ] [ 36 ]} وأعيد استخدام الدبابيس للوصول إلى SMBus في المراجعة 2.3. ^{[ 18 ]}

ستراقب ذاكرة التخزين المؤقت جميع عمليات الوصول إلى الذاكرة، دون تفعيل إشارة DEVSEL#. إذا لاحظت وصولاً قد يكون مخزناً مؤقتاً، فستخفض مستوى إشارة SDONE (لم يتم الانتهاء من المراقبة). سيتجنب الهدف الداعم للتناسق إكمال مرحلة البيانات (تفعيل إشارة TRDY#) حتى يلاحظ ارتفاع مستوى إشارة SDONE.

في حالة الكتابة إلى بيانات نظيفة في الذاكرة المؤقتة، يكفي أن تُبطل الذاكرة المؤقتة نسختها، وستُرسل إشارة SDONE فور اكتمال العملية. أما إذا كانت الذاكرة المؤقتة تحتوي على بيانات غير نظيفة، فسيتعين عليها إعادة كتابتها قبل استكمال الوصول إليها، لذا ستُرسل إشارة SBO# عند إرسال إشارة SDONE. وهذا بدوره سيُشير إلى الهدف النشط لإرسال إشارة STOP# بدلاً من TRDY#، مما يدفع المُبادر إلى قطع الاتصال وإعادة محاولة العملية لاحقًا. في هذه الأثناء، ستُدير الذاكرة المؤقتة عملية الوصول إلى ناقل البيانات، ثم تُعيد كتابة بياناتها إلى الذاكرة الرئيسية.

كما يُطلب من الأهداف التي تدعم تماسك ذاكرة التخزين المؤقت إنهاء الاندفاعات قبل عبورها خطوط ذاكرة التخزين المؤقت.