ذاكرة الوصول العشوائي الثابتة

الموسوعة الحرة
شريحة ذاكرة وصول عشوائي ثابتة من جهاز نينتندو إنترتينمنت سيستم مقلد (2 كيلوبايت × 8  بت)

ذاكرة الوصول العشوائي الثابتة ( SRAM ) هي نوع من ذاكرة الوصول العشوائي (RAM) تستخدم دوائر التثبيت ( قلابات ) لتخزين كل بت. ذاكرة SRAM هي ذاكرة متطايرة ؛ حيث تُفقد البيانات عند انقطاع التيار الكهربائي.

يُفرّق المُؤهِّل الثابت بين ذاكرة الوصول العشوائي الثابتة (SRAM) وذاكرة الوصول العشوائي الديناميكية (DRAM):

تاريخ

تم اختراع ذاكرة الوصول العشوائي الثابتة ثنائية القطب لأشباه الموصلات (SRAM) عام 1963 على يد روبرت نورمان في شركة فيرتشايلد لأشباه الموصلات . [ 1 ] وتم اختراع ذاكرة الوصول العشوائي الثابتة لأشباه الموصلات المعدنية المؤكسدة (MOS-SRAM) عام 1964 على يد جون شميدت في شركة فيرتشايلد لأشباه الموصلات . وكان أول جهاز منها عبارة عن ذاكرة SRAM من نوع MOS ذات قناة p بسعة 64 بت. [ 2 ] [ 3 ]

كانت ذاكرة الوصول العشوائي الثابتة (SRAM) المحرك الرئيسي وراء أي عملية تصنيع جديدة تعتمد على تقنية CMOS منذ الستينيات، عندما تم اختراع تقنية CMOS. [ 4 ]

في عام 1964، ابتكر أرنولد فاربر ويوجين شليغ، العاملان لدى شركة IBM، خلية ذاكرة سلكية باستخدام بوابة ترانزستور ودارة مزلاج ثنائية نفقية . استبدلا دارة المزلاج بترانزستورين ومقاومين ، وهو تصميم عُرف لاحقًا باسم خلية فاربر-شليغ. في ذلك العام، قدّما طلبًا للكشف عن اختراعهما، لكنه رُفض في البداية. [ 5 ] [ 6 ] في عام 1965، ابتكر بنجامين أغوستا وفريقه في IBM شريحة ذاكرة سيليكونية 16 بت، تعتمد على خلية فاربر-شليغ، وتضم 84 ترانزستورًا و64 مقاومًا و4 ثنائيات.

في أبريل 1969، طرحت شركة إنتل منتجها الأول، إنتل 3101، وهي شريحة ذاكرة SRAM مصممة لاستبدال وحدات الذاكرة الضخمة ذات النواة المغناطيسية ؛ وكانت سعتها 64 بت [ أ ] [ 7 ] ، واعتمدت على ترانزستورات ثنائية القطب . [ 8 ] وقد صُممت باستخدام الروبيليث . [ 9 ]

صفات

على الرغم من أنه يمكن وصفها بأنها ذاكرة متطايرة ، إلا أن ذاكرة الوصول العشوائي الثابتة (SRAM) تُظهر خاصية الاحتفاظ بالبيانات . [ 10 ]

توفر ذاكرة الوصول العشوائي الثابتة (SRAM) نموذجًا بسيطًا للوصول إلى البيانات، ولا تتطلب دائرة تحديث. تتميز بأداء وموثوقية جيدين، واستهلاك منخفض للطاقة في وضع الخمول. ونظرًا لأن SRAM تتطلب عددًا أكبر من الترانزستورات لكل بت لتنفيذها، فهي أقل كثافة وأكثر تكلفة من ذاكرة الوصول العشوائي الديناميكية (DRAM)، كما أنها تستهلك طاقة أعلى أثناء عمليات القراءة والكتابة. ويتفاوت استهلاك الطاقة في SRAM بشكل كبير تبعًا لعدد مرات الوصول إليها. [ 11 ]

التطبيقات

خلايا ذاكرة الوصول العشوائي (RAM) على رقاقة وحدة التحكم الدقيقة STM32F103VGT6 المصنعة بواسطة شركة STMicroelectronics باستخدام عملية 180 نانومتر
تم تصويرها بواسطة المجهر الإلكتروني الماسح ؛ بنية الخلية واضحة تمامًا
تم تصويرها بواسطة المجهر الضوئي

الاستخدام المدمج

تحتوي العديد من فئات الأنظمة الفرعية الصناعية والعلمية، والإلكترونيات الخاصة بالسيارات، والأنظمة المدمجة المماثلة ، على ذاكرة الوصول العشوائي الثابتة (SRAM)، والتي يُشار إليها في هذا السياق باسم ذاكرة الوصول العشوائي الثابتة المدمجة (ESRAM). [ 12 ] كما تُدمج كمية منها في جميع الأجهزة الحديثة تقريبًا، والألعاب، وما إلى ذلك، التي تُنفذ واجهة مستخدم إلكترونية.

تُستخدم ذاكرة الوصول العشوائي الثابتة (SRAM) في شكلها ثنائي المنافذ أحيانًا في دوائر معالجة الإشارات الرقمية في الوقت الحقيقي. [ 13 ]

في أجهزة الكمبيوتر

تُستخدم ذاكرة الوصول العشوائي الثابتة (SRAM) في الحواسيب الشخصية ومحطات العمل والأجهزة الطرفية، مثل ملفات سجلات وحدة المعالجة المركزية ، وذاكرة التخزين المؤقت الداخلية لوحدة المعالجة المركزية ووحدة معالجة الرسومات ، ومخازن القرص الصلب المؤقتة ، وغيرها. كما قد تستخدم شاشات LCD ذاكرة SRAM لتخزين الصورة المعروضة. وقد استُخدمت ذاكرة SRAM كذاكرة رئيسية للعديد من الحواسيب الشخصية القديمة، مثل ZX80 و TRS-80 Model 100 و VIC-20 .

استخدمت بعض بطاقات الذاكرة المبكرة في أواخر الثمانينيات وأوائل التسعينيات ذاكرة الوصول العشوائي الثابتة (SRAM) كوسيط تخزين، الأمر الذي تطلب بطارية ليثيوم للاحتفاظ بمحتويات ذاكرة الوصول العشوائي الثابتة. [ 14 ] [ 15 ]

مدمج على الشريحة

يمكن دمج ذاكرة الوصول العشوائي الثابتة (SRAM) على الشريحة من أجل:

الهواة

يفضل الهواة، وخاصةً هواة بناء المعالجات المنزلية، ذاكرة الوصول العشوائي الثابتة (SRAM) لسهولة توصيلها. فهي أسهل بكثير من ذاكرة الوصول العشوائي الديناميكية (DRAM) لعدم وجود دورات تحديث [ 16 ] ، ولأن ناقلات العناوين والبيانات غالبًا ما تكون متاحة مباشرةً. بالإضافة إلى الناقلات وتوصيلات الطاقة، تتطلب ذاكرة SRAM عادةً ثلاثة عناصر تحكم فقط: تمكين الشريحة (CE)، وتمكين الكتابة (WE)، وتمكين الإخراج (OE). في ذاكرة SRAM المتزامنة، يتم تضمين خط الساعة (CLK) أيضًا. [ 17 ]

أنواع ذاكرة الوصول العشوائي الثابتة (SRAM)

ذاكرة الوصول العشوائي الثابتة غير المتطايرة

تتمتع ذاكرة الوصول العشوائي الثابتة غير المتطايرة (nvSRAM) بوظائف ذاكرة الوصول العشوائي الثابتة القياسية، ولكنها تحتفظ بالبيانات عند انقطاع التيار الكهربائي. تُستخدم ذاكرة nvSRAM في الشبكات والفضاء والطيران والطب، من بين تطبيقات أخرى، [ 18 ] حيث يُعد الحفاظ على البيانات أمرًا بالغ الأهمية وحيث تكون البطاريات غير عملية.

ذاكرة الوصول العشوائي شبه الثابتة

ذاكرة الوصول العشوائي شبه الثابتة (PSRAM) هي ذاكرة وصول عشوائي ديناميكية (DRAM) مدمجة مع دائرة تحديث ذاتي. [ 19 ] تظهر ظاهريًا على أنها ذاكرة وصول عشوائي ثابتة (SRAM) أبطأ، ولكنها تتميز بكثافة وتكلفة أقل من ذاكرة الوصول العشوائي الثابتة الحقيقية، وبدون تعقيد الوصول الذي تتميز به ذاكرة الوصول العشوائي الديناميكية (DRAM).

حسب نوع الترانزستور

حسب النظام العددي

حسب الوظيفة

  • غير متزامن - بغض النظر عن تردد الساعة، يتم التحكم في إدخال البيانات وإخراجها عن طريق تغيير العنوان. تشمل الأمثلة رقائق 28 طرفًا الشائعة بسعة 8K × 8 و 32K × 8 (والتي غالبًا ما تُسمى، ولكن ليس دائمًا، بأسماء مثل 6264 و62C256 على التوالي)، بالإضافة إلى منتجات مماثلة تصل سعتها إلى 16 ميجابت لكل رقاقة.  
  • متزامن – تبدأ جميع التوقيتات بحواف الساعة. ترتبط إشارات العنوان والبيانات المدخلة وإشارات التحكم الأخرى بإشارات الساعة. 

في تسعينيات القرن الماضي، استُخدمت ذاكرة الوصول العشوائي الثابتة غير المتزامنة (SRAM) لتحقيق سرعة وصول عالية. وكانت تُستخدم كذاكرة رئيسية للمعالجات المدمجة الصغيرة التي لا تحتوي على ذاكرة تخزين مؤقتة، والتي تُستخدم في كل شيء بدءًا من الإلكترونيات الصناعية وأنظمة القياس وصولًا إلى الأقراص الصلبة ومعدات الشبكات. وتُفضّل ذاكرة الوصول العشوائي الثابتة المتزامنة (مثل DDR SRAM) على غرار ذاكرة الوصول العشوائي الديناميكية المتزامنة ( DRAM) ، حيث تُفضّل ذاكرة DDR SDRAM حاليًا على ذاكرة الوصول العشوائي الديناميكية غير المتزامنة . وتتيح بنية خط الأنابيب التي تستخدمها الذاكرة المتزامنة إنتاجية أعلى. علاوة على ذلك، نظرًا لأن ذاكرة الوصول العشوائي الديناميكية (DRAM) أرخص بكثير من ذاكرة الوصول العشوائي الثابتة (SRAM)، فغالبًا ما تُستبدل بها، خاصةً في الحالات التي تتطلب سعة تخزين كبيرة. ومع ذلك، فإن ذاكرة الوصول العشوائي الثابتة (SRAM) أسرع بكثير في الوصول العشوائي، مقارنةً بالوصول على مستوى الكتل أو الوصول المتتابع. لذلك، تُستخدم ذاكرة الوصول العشوائي الثابتة (SRAM) بشكل أساسي لذاكرة التخزين المؤقت لوحدة المعالجة المركزية ، والذاكرة المدمجة الصغيرة، ومخازن FIFO، أو غيرها من المخازن المؤقتة الصغيرة. 

حسب الميزة

  • زمن استجابة ناقل البيانات الصفري (ZBT) - زمن الاستجابة هو عدد دورات الساعة اللازمة لتغيير الوصول إلى ذاكرة الوصول العشوائي الثابتة (SRAM) من الكتابة إلى القراءة والعكس. زمن الاستجابة في ذاكرة الوصول العشوائي الثابتة بتقنية ZBT، أو زمن الوصول بين دورات القراءة والكتابة، يساوي صفرًا. 
  • syncBurst (syncBurst SRAM أو synchronous-burst SRAM) – يتميز بإمكانية الوصول إلى الكتابة المتزامنة إلى SRAM لزيادة معدل نقل الكتابة إلى SRAM. 
  • ذاكرة DDR SRAM - متزامنة، منفذ قراءة/كتابة واحد، معدل بيانات مزدوج للإدخال/الإخراج. 
  • ذاكرة الوصول العشوائي الثابتة ذات معدل البيانات الرباعي - متزامنة، منافذ قراءة وكتابة منفصلة، ​​معدل إدخال/إخراج بيانات رباعي. 

بالأكوام

  • ذاكرة الوصول العشوائي الثابتة أحادية المكدس
  • ذاكرة الوصول العشوائي الثابتة ثنائية الأبعاد ونصف (2.5D SRAM) - اعتبارًا من عام 2025 لا تزال تقنية SRAM ثلاثية الأبعاد باهظة الثمن، لذلك قد يتم استخدام تقنية SRAM بتقنية الدوائر المتكاملة ثنائية الأبعاد ونصف .
  • ذاكرة الوصول العشوائي ثلاثية الأبعاد (3D SRAM ) - تُستخدم في العديد من طرازات معالجات AMD ذات الأداء العالي . 

تصميم

خلية ذاكرة الوصول العشوائي الثابتة (SRAM) بتقنية CMOS بستة ترانزستورات (6T). WL: خط الكلمة. BL: خط البت.

تتكون خلية ذاكرة الوصول العشوائي الثابتة (SRAM) النموذجية من ستة ترانزستورات MOSFET ، وتُسمى غالبًا خلية SRAM سداسية الترانزستورات (6T SRAM) . يُخزَّن كل بت في الخلية على أربعة ترانزستورات (M1، M2، M3، M4) تُشكِّل عاكسين متقاطعين. تحتوي خلية التخزين هذه على حالتين مستقرتين، تُستخدمان للدلالة على 0 و1. يعمل ترانزستوران إضافيان للوصول على التحكم في الوصول إلى خلية التخزين أثناء عمليات القراءة والكتابة. تُعد 6T SRAM النوع الأكثر شيوعًا من ذاكرة SRAM. [ 20 ] بالإضافة إلى 6T SRAM، تستخدم أنواع أخرى من ذاكرة SRAM أربعة، أو خمسة، أو سبعة، [ 21 ] أو ثمانية، أو تسعة، [ 20 ] أو عشرة [ 22 ] (4T، 5T، 7T، 8T، 9T، 10T SRAM)، أو أكثر من الترانزستورات لكل بت. [ 23 ] [ 24 ] [ 25 ]

تُستخدم الترانزستورات الإضافية أحيانًا لتنفيذ أكثر من منفذ واحد (للقراءة و/أو الكتابة)، وهو ما قد يكون مفيدًا في أنواع معينة من ذاكرة الفيديو وملفات التسجيل المنفذة بدوائر SRAM متعددة المنافذ.

بشكل عام، كلما قل عدد الترانزستورات المطلوبة لكل خلية، كلما أمكن تصغير حجم كل خلية. وبما أن تكلفة معالجة رقاقة السيليكون ثابتة نسبياً، فإن استخدام خلايا أصغر حجماً وبالتالي زيادة عدد البتات على رقاقة واحدة يقلل من تكلفة البت الواحد من الذاكرة.

توفر ذاكرة الوصول العشوائي الثابتة (SRAM) ذات الأربعة ترانزستورات (4T) مزايا في الكثافة على حساب تعقيد التصنيع. يجب أن تكون المقاومات صغيرة الحجم وذات قيم كبيرة.

تُعدّ ذاكرة الوصول العشوائي الثابتة (SRAM) رباعية الترانزستور شائعة في أجهزة SRAM المستقلة (على عكس ذاكرة SRAM المستخدمة في ذاكرة التخزين المؤقت لوحدة المعالجة المركزية)، وتُصنع باستخدام عمليات خاصة مع طبقة إضافية من السيليكون متعدد التبلور ، مما يسمح باستخدام مقاومات سحب عالية المقاومة. [ 26 ] يتمثل العيب الرئيسي لاستخدام ذاكرة SRAM رباعية الترانزستور في زيادة استهلاك الطاقة الساكنة نتيجة لتدفق التيار المستمر عبر أحد ترانزستورات السحب السفلي (M1 أو M2).

من الممكن استخدام خلايا ذاكرة تستخدم أقل من أربعة ترانزستورات؛ ومع ذلك، فإن خلايا 3T [ 27 ] [ 28 ] أو 1T هي DRAM وليست SRAM (حتى ما يسمى بـ 1T-SRAM ).

يتم الوصول إلى الخلية بواسطة خط الكلمة (WL في الشكل) الذي يتحكم في ترانزستوري الوصول M5 وM6 في شكل ذاكرة الوصول العشوائي الثابتة 6T (أو M3 و M4 في شكل ذاكرة الوصول العشوائي الثابتة 4T)، واللذان بدورهما يتحكمان في ما إذا كان يجب توصيل الخلية بخطوط البت: BL1 وBL2. تُستخدم هذه الخطوط لنقل البيانات لعمليات القراءة والكتابة.

أثناء عمليات القراءة، يتم رفع وخفض مستوى خطوط البتات بشكل فعال بواسطة العاكسات في خلية ذاكرة الوصول العشوائي الثابتة (SRAM). يُحسّن هذا من عرض نطاق ذاكرة SRAM مقارنةً بذاكرة الوصول العشوائي الديناميكية (DRAM) ؛ ففي ذاكرة DRAM، يكون خط البت متصلاً بمكثفات التخزين، ويؤدي تقاسم الشحنة إلى تأرجح خط البت صعودًا أو هبوطًا. على الرغم من أنه ليس من الضروري وجود خطي بت، إلا أنه يتم توفير كل من الإشارة ومعكوسها عادةً لتحسين هوامش الضوضاء والسرعة. كما يسمح الهيكل المتناظر لذاكرة SRAM بالإشارات التفاضلية ، مما يجعل اكتشاف تقلبات الجهد الصغيرة أسهل. 

من الفروقات الأخرى بين ذاكرة الوصول العشوائي الديناميكية (DRAM) وذاكرة الوصول العشوائي الثابتة (SRAM) والتي تُسهم في زيادة سرعة الأخيرة، أن الرقاقات التجارية تقبل جميع بتات العناوين دفعة واحدة. في المقابل، تُقسّم ذاكرة الوصول العشوائي الديناميكية (DRAM) التجارية العناوين إلى نصفين، أي البتات الأعلى متبوعة بالبتات الأدنى، عبر نفس دبابيس التوصيل للحفاظ على حجمها وتكلفتها منخفضة. يبلغ حجم ذاكرة الوصول العشوائي الثابتة (SRAM) ذات m خط عنوان و n خط بيانات 2^ m كلمة، أو 2^ m  × n بت. حجم الكلمة الأكثر شيوعًا هو 8 بت، مما يعني أنه يمكن قراءة أو كتابة بايت واحد في كل كلمة من 2 ^m كلمة مختلفة داخل رقاقة ذاكرة الوصول العشوائي الثابتة (SRAM). تحتوي العديد من رقاقات ذاكرة الوصول العشوائي الثابتة (SRAM) الشائعة على 11 خط عنوان (وبالتالي سعة 2^ 11  = 2048  = 2^ k كلمة) وكلمة من 8 بت، لذا يُشار إليها باسم ذاكرة الوصول العشوائي الثابتة (SRAM) 2^k × 8 .  

يتم تحديد أبعاد خلية SRAM على الدائرة المتكاملة من خلال الحد الأدنى لحجم الميزة للعملية المستخدمة في تصنيع الدائرة المتكاملة.

تشغيل ذاكرة الوصول العشوائي الثابتة (SRAM)

تحتوي خلية SRAM على ثلاث حالات:

  • وضع الاستعداد: الدائرة الكهربائية في وضع الخمول.
  • القراءة: تم طلب البيانات.
  • الكتابة: تحديث المحتويات.

يجب أن تتمتع ذاكرة الوصول العشوائي الثابتة (SRAM) العاملة في وضعَي القراءة والكتابة بقابلية قراءة عالية واستقرار في الكتابة ، على التوالي. وتعمل الحالات الثلاث المختلفة على النحو التالي:

تعليق

إذا لم يتم تفعيل خط الكلمة، فإن ترانزستورات الوصول M5 و M6 تفصل الخلية عن خطوط البت. وسيستمر العاكسان المتقاطعان المكونان من M1 إلى M4 في تعزيز بعضهما البعض طالما أن الطاقة متوفرة. 

قراءة

نظريًا، لا تتطلب القراءة سوى تنشيط ترانزستور وصول واحد وخط بت واحد، مثل M6 على BL. مع ذلك، في الذاكرات الكبيرة، تكون خطوط البت طويلة نسبيًا وتضم العديد من الوصلات، وبالتالي تتمتع بسعة كبيرة. لتسريع القراءة، تُستخدم عملية أكثر تعقيدًا عمليًا. تبدأ دورة القراءة بشحن خطي البت BL و BL مسبقًا إلى جهد عالٍ (منطق 1). [ ب ] ثم يؤدي تفعيل خط الكلمة WL إلى تمكين ترانزستوري الوصول M5 و M6 ، مما يتسبب في انخفاض طفيف مبدئي في جهد أحد خطي البت، مُحدثًا فرقًا في الجهد بين BL و BL . يقوم مُضخِّم استشعار تفاضلي باستشعار أي الخطين لديه الجهد الأعلى، وبالتالي يُحدد ما إذا كانت القيمة المخزنة 1 أو 0. نظرًا لأن حركة خطوط البت تتباطأ بسبب السعة، فكلما زادت حساسية مُضخِّم الاستشعار، زادت سرعة عملية القراءة.

كتابة

تبدأ دورة الكتابة بتطبيق القيمة المراد كتابتها على خطوط البت. لكتابة صفر، يتم تطبيق صفر على خطوط البت، مثل ضبط BL على 1 وBL على 0. يشبه هذا تطبيق نبضة إعادة ضبط على دارة SR-latch ، مما يؤدي إلى تغيير حالة القلاب. تُكتب القيمة 1 بعكس قيم خطوط البت. ثم يتم تفعيل WL وتثبيت القيمة المراد تخزينها. ينجح هذا لأن مشغلات إدخال خطوط البت مصممة لتكون أقوى بكثير من الترانزستورات الضعيفة نسبيًا في الخلية نفسها، بحيث يمكنها بسهولة تجاوز الحالة السابقة للعواكس المتقاطعة. عمليًا، يجب أن يكون ترانزستورا NMOS M5 وM6 أقوى من ترانزستورات NMOS السفلية (M1 و M3 ) أو ترانزستورات PMOS العلوية (M2 و M4 ) . يمكن تحقيق ذلك بسهولة لأن ترانزستورات PMOS أضعف بكثير من ترانزستورات NMOS عند تساويهما في الحجم. وبالتالي، عندما يتم تجاوز جهد بوابة زوج ترانزستور واحد (مثل M3 و M4 ) بشكل طفيف فقط أثناء عملية الكتابة، يتغير أيضًا جهد بوابة زوج الترانزستور المقابل (M1 وM2). وهذا يعني أنه يمكن تجاوز جهد بوابة الترانزستورين M1 وM2 بسهولة أكبر، وهكذا. لذا، تعمل العواكس المتقاطعة على تضخيم عملية الكتابة.

سلوك الحافلة

 تُخرج ذاكرة الوصول العشوائي (RAM) ذات زمن الوصول 70 نانوثانية بيانات صحيحة خلال 70  نانوثانية من وقت صلاحية خطوط العناوين. تحتوي بعض خلايا ذاكرة الوصول العشوائي الثابتة (SRAM) على وضع الصفحة ، حيث يمكن قراءة كلمات الصفحة (256 أو 512 أو 1024 كلمة) بالتتابع بزمن وصول أقصر بكثير (عادةً حوالي 30  نانوثانية). يتم اختيار الصفحة بتحديد خطوط العناوين العلوية، ثم تُقرأ الكلمات بالتتابع من خلال الانتقال عبر خطوط العناوين السفلية.

تحديات الإنتاج

على مدى أكثر من 30 عامًا (من 1987 إلى 2017)، ومع الانخفاض المطرد في حجم الترانزستور (حجم العقدة)، تباطأ تقليص مساحة خلية ذاكرة الوصول العشوائي الثابتة (SRAM)، مما صعّب تكثيف الخلايا. [ 4 ] أحد الأسباب هو أن تصغير حجم الترانزستور يؤدي إلى مشاكل في موثوقية ذاكرة الوصول العشوائي الثابتة. لذا، فإن تصميم الخلايا بعناية ضروري لتحقيق خلايا ذاكرة وصول عشوائي ثابتة لا تعاني من مشاكل في الاستقرار، خاصةً عند قراءتها. [ 31 ] مع ظهور تقنية ترانزستور FinFET في تصنيع خلايا ذاكرة الوصول العشوائي الثابتة، بدأت هذه الخلايا تعاني من تزايد أوجه القصور في أحجامها.

إلى جانب مشاكل الحجم، يُعدّ تسرب التيار الساكن تحديًا كبيرًا لخلايا ذاكرة الوصول العشوائي الثابتة (SRAM) الحديثة. يزداد التيار المتدفق من مصدر التغذية الموجب (Vdd ) عبر الخلية إلى الأرض بشكلٍ أُسّي مع ارتفاع درجة حرارة الخلية. ويحدث استنزاف طاقة الخلية في كلتا حالتي التشغيل والخمول، مما يُهدر طاقةً مفيدةً دون أي عملٍ مُفيد. ورغم أن تقنية جهد الاحتفاظ بالبيانات (DRV) قد عالجت هذه المشكلة جزئيًا خلال العشرين عامًا الماضية بمعدلات تخفيض تتراوح بين 5 و10، إلا أن انخفاض حجم العقدة أدى إلى انخفاض معدلات التخفيض إلى حوالي 2. [ 4 ]

مع هاتين المشكلتين، أصبح تطوير ذاكرات SRAM عالية الكثافة وموفرة للطاقة أكثر صعوبة، مما دفع صناعة أشباه الموصلات إلى البحث عن بدائل مثل STT-MRAM و F-RAM . [ 4 ] [ 32 ]

بحث

في عام 2019، نشر معهد فرنسي بحثًا حول دارة متكاملة مصنّعة بتقنية 28 نانومتر ، مُخصصة لتطبيقات إنترنت الأشياء . [ 33 ] اعتمدت هذه الدارة على ترانزستورات السيليكون المعزول المستنفد بالكامل (FD-SOI)، واحتوت على مسار ذاكرة SRAM ثنائي المنافذ للوصول المتزامن وغير المتزامن، بالإضافة إلى أرضية افتراضية انتقائية (SVGND). وأشارت الدراسة إلى إمكانية الوصول إلى تيار SVGND منخفض للغاية في وضعَي السكون والقراءة من خلال ضبط جهدها بدقة. [ 33 ]

انظر أيضاً

ملحوظات

  1. ↑ في الإصدارات الأولى، كان من الممكن استخدام 63 بت فقط بسبب وجود خلل برمجي.
  2. ↑ نظرًا لأن ترانزستور NMOS أكثر قوة، فإن عملية السحب لأسفل أسهل. لذلك، تُشحن خطوط البتات تقليديًا بجهد عالٍ. كما يحاول العديد من الباحثين الشحن المسبق بجهد أقل قليلًا لتقليل استهلاك الطاقة. [ 29 ] [ 30 ]

مراجع

  1. ↑ "1966: ذاكرة الوصول العشوائي لأشباه الموصلات تلبي احتياجات التخزين عالية السرعة" . متحف تاريخ الحاسوب . مؤرشف من الأصل في 3 أكتوبر 2019. تم الاطلاع عليه في 19 يونيو 2019 .
  2. ↑ "1970: ذاكرة الوصول العشوائي الديناميكية MOS تتنافس مع ذاكرة النواة المغناطيسية من حيث السعر" . متحف تاريخ الحاسوب . مؤرشف من الأصل بتاريخ 26 أكتوبر 2021. تم الاطلاع عليه بتاريخ 8 أكتوبر 2020 .
  3. ↑ "محاضرات الذاكرة" (ملف PDF) .
  4. 1 2 3 4 ووكر، أندرو (17 ديسمبر 2018). "مشكلة ذاكرة الوصول العشوائي الثابتة" . مجلة إي إي تايمز .
  5. ↑ براءة الاختراع الأمريكية رقم 3354440A ، أرنولد س. فاربر ويوجين س. شليغ، "مصفوفة ذاكرة غير مدمرة"، صدرت في 21 نوفمبر 1967، ومخصصة لشركة IBM 
  6. ↑ إيمرسون دبليو. بو؛ لايل آر. جونسون؛ جون إتش. بالمر (1991). أنظمة IBM 360 وأنظمة 370 المبكرة . مطبعة معهد ماساتشوستس للتكنولوجيا. ص 462. ISBN  9780262161237.
  7. ↑ فولك، أندرو م.؛ ستول، بيتر أ.؛ متروفيتش، بول (الربع الأول من عام 2001). "ذكريات عن المراحل الأولى لتطوير الرقائق في شركة إنتل" (ملف PDF) . مجلة إنتل للتكنولوجيا . 5 (1): 11. مؤرشف (ملف PDF) من النسخة الأصلية بتاريخ 12 يناير 2022. تم الاطلاع عليه بتاريخ 23 يناير 2024 - عبر إنتل.
  8. ↑ "إنتل في عامها الخمسين: أول منتج لإنتل - 3101" . غرفة أخبار إنتل . 14 مايو 2018. مؤرشف من الأصل في 1 فبراير 2023. تم الاطلاع عليه في 1 فبراير 2023 .
  9. ↑ ذاكرة الوصول العشوائي الثابتة Intel 64 بت rubylith : 6 ، حوالي عام 1970، مؤرشفة من الأصل في 28-01-2023 ، تم استرجاعها في 28-01-2023 
  10. ↑ سيرجي سكوروبوغاتوف (يونيو 2002). "احتفاظ البيانات في درجات الحرارة المنخفضة في ذاكرة الوصول العشوائي الثابتة" . جامعة كامبريدج، مختبر الحاسوب . doi : 10.48456/tr-536 . مؤرشف من الأصل بتاريخ 18 يناير 2019. تم الاطلاع عليه بتاريخ 27 فبراير 2008 .
  11. ↑ نول، ليندا؛ لوبور، جوليا (2006). أساسيات تنظيم وهندسة الحاسوب . جونز وبارتليت للنشر. ص 282. ISBN  978-0763737696تم الاطلاع عليه بتاريخ 14 سبتمبر 2021 .
  12. ↑ فهد عارف (5 أبريل 2014). "مايكروسوفت تقول إن ذاكرة ESRAM في جهاز Xbox One تُعدّ "إنجازًا هائلاً" - وتشرح كيف تُتيح الوصول إلى دقة 1080p/60 إطارًا في الثانية" . مؤرشف من الأصل بتاريخ 24 مارس 2020. تم الاطلاع عليه بتاريخ 24 مارس 2020 .
  13. ↑ واجهة الذاكرة المشتركة مع معالج الإشارات الرقمية TMS320C54x (ملف PDF) ، مؤرشف (ملف PDF) من النسخة الأصلية بتاريخ 2019-05-04 ، تم استرجاعه بتاريخ 2019-05-04
  14. ↑ ستام، نيك (21 ديسمبر 1993). "بنية نظام PCMCIA" . مجلة PC . شركة زيف ديفيس - عبر كتب جوجل.
  15. ↑ ماتزكين، جوناثان (26 ديسمبر 1989). "جهاز أتاري بورتفوليو بسعر 399 دولارًا ينافس جهاز بوكيت المحمول" . مجلة بي سي . زيف ديفيس، إنك. – عبر كتب جوجل.
  16. ↑ "معالج منزلي الصنع - من الصفر : ميخائيل سفاريشيفسكي" . 3.14.by. مؤرشف من الأصل بتاريخ 27-01-2024 . تم الاطلاع عليه بتاريخ 27-01-2024 . 
  17. ↑ "دورة الأنظمة المدمجة - الوحدة 15: واجهة ذاكرة SRAM مع المتحكم الدقيق في الأنظمة المدمجة" . مؤرشف من الأصل بتاريخ 16 أبريل 2024. تم الاطلاع عليه بتاريخ 12 أبريل 2024 .
  18. ↑ تنظيم الحاسوب (الطبعة الرابعة ). [Sl]: ماكجرو هيل. 1996-07-01. ISBN  978-0-07-114323-3.
  19. ↑ "ذاكرة PSRAM غير متزامنة/صفحات أساسية بجهد 3.0 فولت" (ملف PDF) . شركة مايكرون. مؤرشفة (ملف PDF) من الأصل بتاريخ 24 أغسطس 2018. تم الاطلاع عليها بتاريخ 4 مايو 2019 .
  20. 1 2 راثي، نيتو؛ كومار، أنيل؛ غوبتا، نيراج؛ سينغ، سانجاي كومار (2023). "مراجعة لتصاميم ذاكرة الوصول العشوائي الثابتة (SRAM) منخفضة الطاقة". مؤتمر IEEE للأجهزة للدوائر المتكاملة (DevIC) لعام 2023. الصفحات 455-459 . doi : 10.1109/DevIC57758.2023.10134887 . ISBN  979-8-3503-4726-5. S2CID 258984439 . 
  21. ↑ تشين، واي كاي (3 أكتوبر 2018). دليل VLSI . مطبعة CRC. ISBN 978-1-4200-0596-7– عبر كتب جوجل.
  22. ↑ كولكارني، جايديب ب.؛ كيم، كيجونغ؛ روي، كوشيك (2007). "ذاكرة SRAM تحت العتبة قوية تعتمد على مُشغِّل شميت بجهد 160 مللي فولت". مجلة IEEE للدوائر المتكاملة . 42 (10): 2303. Bibcode : 2007IJSSC..42.2303K . doi : 10.1109/JSSC.2007.897148 . S2CID 699469 . 
  23. ↑ "ذاكرة SRAM ثنائية المنفذ 9T/18T تتحمل تغيرات جهد العتبة عند جهد تشغيل 0.45 فولت". مارس 2011. الصفحات 1-4 . doi : 10.1109/ISQED.2011.5770728 . S2CID 6397769 .  {{cite web}}: مفقود أو فارغ |url=( مساعدة )
  24. ↑ براءة اختراع الولايات المتحدة رقم 6975532: ذاكرة الوصول العشوائي شبه الثابتة. مؤرشفة بتاريخ 29 يناير 2023 في أرشيف الإنترنت (Wayback Machine).
  25. ↑ "تحسين المساحة في خلايا ذاكرة الوصول العشوائي الثابتة (SRAM) ذات 6 و8 ترانزستورات مع مراعاة تغير جهد العتبة (Vth) في العمليات المستقبلية - موريتا وآخرون، E90-C (10): 1949 - معاملات IEICE في الإلكترونيات" . مؤرشف من الأصل بتاريخ 2008-12-05.
  26. ↑ بريستون، رونالد ب. (2001). "14: ملفات التسجيل والذاكرة المؤقتة" (ملف PDF) . تصميم دوائر المعالجات الدقيقة عالية الأداء . مطبعة IEEE. ص 290. مؤرشف من الأصل (ملف PDF) بتاريخ 9 مايو 2013. تم الاطلاع عليه بتاريخ 1 فبراير 2013 . 
  27. ↑ براءة اختراع الولايات المتحدة رقم 6975531: خلية كسب ذاكرة الوصول العشوائي الديناميكية 6F2 ثلاثية الترانزستورات. مؤرشفة بتاريخ 7 أغسطس 2020 في أرشيف الإنترنت (Wayback Machine).
  28. ↑ "تقنية 3T-iRAM®" . مؤرشف من الأصل بتاريخ 13 أغسطس 2018. تم الاطلاع عليه بتاريخ 13 أغسطس 2018 .
  29. ↑ كبير، حسين محمد ديبو؛ تشان، مانسون (2 يناير 2015). "نظام شحن مسبق لذاكرة الوصول العشوائي الثابتة لتقليل طاقة الكتابة" . معاملات معهد مهندسي هونغ كونغ . 22 (1): 1-8 . doi : 10.1080/1023697X.2014.970761 . S2CID 108574841. مؤرشف من الأصل في 27 يناير 2024. تم الاسترجاع في 27 يناير 2024 - عبر CrossRef. 
  30. ↑ "CiteSeerX" . CiteSeerX . CiteSeerX 10.1.1.119.3735 . 
  31. ^ تورنس ، غابرييل. ألوردا، بارتوميو؛ كارمونا، كريستيان؛ مالاجون بيريانيز، دانيال؛ سيجورا، جاومي؛ بوتا، سيباستيا (2019). “خلية 6T CMOS SRAM موثوقة 65 نانومتر مع ترانزستورات ذات حجم أدنى”. معاملات IEEE حول المواضيع الناشئة في مجال الحوسبة . 7 (3): 447-455 . أرخايف : 2411.18114 . بيب كود : 2019ITETC...7..447T . دوى : 10.1109/TETC.2017.2721932 . ردمك 2168-6750 . 
  32. ↑ ووكر، أندرو (6 فبراير 2019). "بدأ السباق" . إي إي تايمز . مؤرشف من الأصل في 30 نوفمبر 2021. تم الاسترجاع في 30 نوفمبر 2021 .
  33. 1 2 رضا، بومشدا (20 مايو 2019). "تصميم ذاكرة الوصول العشوائي الثابتة (SRAM) منخفضة الجهد للغاية وذات كفاءة عالية في استهلاك الطاقة باستخدام تقنيات جديدة لتطبيقات إنترنت الأشياء" . جامعة غرونوبل ألب . مؤرشف من الأصل في 30 نوفمبر 2021. تم الاطلاع عليه في 30 نوفمبر 2021 .