تقطيع البتات

تقنية تقطيع البتات هي أسلوب لبناء معالج من وحدات معالجة ذات عرض بتات أصغر، بهدف زيادة طول الكلمة؛ نظريًا لإنشاء وحدة معالجة مركزية (CPU) ذات n بت . تعالج كل وحدة من هذه الوحدات حقل بت واحد أو شريحة من المعامل . وبذلك، تمتلك مكونات المعالجة المجمعة القدرة على معالجة طول الكلمة الكامل المحدد لتصميم برمجي معين.

اندثرت تقنية تقطيع البتات تقريبًا بسبب زيادة تكامل المعالجات الدقيقة . وقد استُخدمت مؤخرًا في وحدات الحساب والمنطق (ALUs) للحواسيب الكمومية وكتقنية برمجية، على سبيل المثال في التشفير في وحدات المعالجة المركزية x86 . ^{[ 1 ]}

تتضمن معالجات شرائح البت (BSPs) عادةً وحدة حسابية منطقية (ALU) من 1 أو 2 أو 4 أو 8 أو 16 بت وخطوط تحكم (بما في ذلك إشارات الحمل أو الفائض الموجودة داخل المعالج في تصميمات وحدة المعالجة المركزية غير المقسمة للبت).

على سبيل المثال، يمكن ترتيب شريحتين من وحدات الحساب والمنطق (ALU) سعة 4 بت جنبًا إلى جنب، مع وجود خطوط تحكم بينهما، لتشكيل وحدة حساب ومنطق سعة 8 بت. جميع التركيبات ممكنة: ثلاث وحدات سعة 1 بت يمكن أن تُشكّل وحدة حساب ومنطق سعة 3 بت، ^{أو حتى عدد} أكبر من الوحدات لتشكيل وحدة حساب ومنطق سعة n بت. يمكن استخدام أربع شرائح من وحدات حساب ومنطق سعة 4 بت لبناء وحدة حساب ومنطق سعة 16 بت، أو ثماني شرائح لبناء وحدة حساب ومنطق سعة 32 بت. يمكن للمصمم إضافة أي عدد من الشرائح حسب الحاجة لمعالجة أطوال الكلمات الأطول.

سيتم استخدام جهاز التسلسل الدقيق أو ذاكرة القراءة فقط للتحكم لتنفيذ المنطق لتوفير البيانات وإشارات التحكم لتنظيم وظيفة وحدات الحساب والمنطق المكونة.

المعالجات الدقيقة المعروفة بتقنية تقسيم البتات:

• شريحة ثنائية البت:
  • عائلة Intel 3000 (1974، تم إيقافها الآن)، على سبيل المثال Intel 3002 مع Intel 3001، تم الحصول عليها من مصادر ثانوية بواسطة Signetics و Intersil ^{[ 3 ].}
  • عائلة Signetics 8X02 (1977، تم إيقاف إنتاجها الآن) ^{[ 4 ]}
• شريحة 4 بت:
  • عائلة National IMP، التي تتكون بشكل أساسي من IMP-00A/520 RALU (المعروف أيضًا باسم MM5750) والعديد من رقائق التحكم والرموز الدقيقة ROM المقنعة (CROMs، والمعروفة أيضًا باسم MM5751).
    • National GPC/P / IMP-4 (1973)، ^{[ 5 ]} مصدر ثانٍ من Rockwell
    • معالج National IMP-8، وهو معالج 8 بت يعتمد على مجموعة شرائح IMP، ويستخدم شريحتين RALU وشريحة CROM واحدة
    • National IMP-16 ، وهو معالج 16 بت يعتمد على مجموعة شرائح IMP، على سبيل المثال أربع شرائح RALU مع شريحة واحدة من كل من IMP16A/521D و IMP16A/522D CROM (يمكن لشرائح CROM الاختيارية الإضافية توفير إضافات لمجموعة التعليمات).
  • عائلة AMD Am2900 (1975)، على سبيل المثال AM2901، AM2901A ، ^{[ 6 ]} AM2903 ^{[ 6 ]}
  • عائلة الذاكرة المتكاملة 5700/6700 (1974) ^{[ 7 ] [ 8 ] [ 9 ] [ 10 ]،} على سبيل المثال MMI 5701 / MMI 6701 ، من مصادر ثانوية لشركة ITT Semiconductors
  • جهازا Texas Instruments SBP0400 (1975) وSBP0401، قابلان للتوصيل المتتالي حتى 16 بت.
  • تكساس إنسترومنتس SN74181 (1970)
  • تكساس إنسترومنتس SN74S281 مع SN74S282
  • Texas Instruments SN74S481 مع SN74S482 (1976) ^{[ 11 ]}
  • فيرتشايلد 33705 ^{[ 6 ]}
  • فيرتشايلد 9400 (ماكرولوجيك)، 4700
  • عائلة موتورولا M10800 (1979)، ^{[ 12 ]} على سبيل المثال MC10800 ^{[ 6 ]}
  • معالج Raytheon RP-16، وهو معالج 16 بت يتكون من سبع دوائر متكاملة، باستخدام أربع رقائق RALU وثلاث رقائق CROM.

• شريحة 8 بت:
  • أنظمة رباعية الطور AL1 (1969، تعتبر جزءًا من أول معالج دقيق يستخدم في منتج تجاري)
  • تكساس إنسترومنتس SN54AS888 / SN74AS888
  • فيرتشايلد 100 ألف ^{[ 6 ]}
  • ZMD U830C ^{[ 13 ] [ 14 ] [ 15 ]} (1978/1981)، قابل للتوصيل المتسلسل حتى 32 بت
• شريحة 16 بت:
  • عائلة معالجات AMD Am29100
  • Synopsys 49C402
  • ZFT Robotron / ZFTM Dresden U840 (1979/1982)، غير منشور

تم استخدام تقنية تقسيم البتات، على الرغم من أنها لم تكن تسمى بذلك في ذلك الوقت، في أجهزة الكمبيوتر قبل الدوائر المتكاملة واسعة النطاق (LSI، السلف لتقنية VLSI الحالية ، أو الدوائر المتكاملة واسعة النطاق للغاية).

كانت أول آلة معالجة بتية مجزأة هي Whirlwind I ، ^{[ 16 ]} التي بُنيت بين عامي 1946 و1951. احتوى تصميمها على صف من " وحدات التخزين " (أو "وحدات التخزين" اختصارًا) لكل مجموعة من الدوائر الإلكترونية المترابطة والمتشابكة، مثل الصف A الذي يضم سجلات وحدة المعالجة المركزية ودوائر الحساب. ضمن الصف الواحد، كانت الدوائر الإلكترونية التي تمثل كل بت في كلمة من 16 بت موجودة في وحدة تخزين منفصلة، ​​مثل وحدات التخزين من A0 إلى A15 في الصف A.

كانت توجد داخل كل رف لوحات تحمل الدوائر الإلكترونية الخاصة بوظيفة معينة. احتوت رفوف الصف A، من الأعلى إلى الأسفل، على لوحات لسجل التعليمات ("سجل البرنامج") وسجل A، وعداد البرنامج، وسجلات B والإدخال/الإخراج، والمراكم (حيث تُجرى العمليات الحسابية)، وسجل التحقق وسجل المقارنة. هذا ما سمح بأن تكون جميع الرفوف من A0 إلى A15 متطابقة، وكذلك كل لوحة مقابلة في هذه الرفوف.

وشملت أجهزة الجيل الأول اللاحقة التي تم بناؤها باستخدام مفهوم شريحة البت جهاز اختبار الذاكرة الذي تم بناؤه في معهد ماساتشوستس للتكنولوجيا كجزء من أبحاث Whirlwind في الفترة 1952-1953، وجهاز EDSAC 2 الذي تم بناؤه في مختبر الرياضيات بجامعة كامبريدج في الفترة 1956-1958.

في أجهزة الجيل الثاني (التي تعمل بالترانزستورات المنفصلة)، استُخدمت تقنية تقسيم البتات لتقسيم الدوائر إلى صف من الوحدات القابلة للتوصيل المتطابقة، حيث تحتوي كل وحدة على بت واحد من كل سجل من عدة سجلات. ومن الأمثلة على ذلك ^{[ 17 ]} جهاز PDP-6 ، وهو جهاز 36 بت ذو عناوين ذاكرة 18 بت، حيث احتوت 9 وحدات من النوع 6203 على سجلات عد الإزاحة 9 بت وسجلات أس الفاصلة العائمة، و36 وحدة من النوع 6205 على سجلات حسابية متعددة 36 بت، و18 وحدة من النوع 6206 على سجلات عناوين الذاكرة المتعددة 18 بت.

قبل منتصف سبعينيات القرن الماضي وأواخر ثمانينياته، دار نقاش حول عرض ناقل البيانات اللازم لتشغيل أي نظام حاسوبي. كانت تقنية رقائق السيليكون ومكوناتها أغلى بكثير مما هي عليه اليوم. لذا، اعتُبر استخدام وحدات حسابية ومنطقية متعددة، أبسط وبالتالي أقل تكلفة، وسيلةً لزيادة القدرة الحاسوبية بطريقة فعّالة من حيث التكلفة. وبينما كانت المعالجات الدقيقة ذات 32 بت قيد النقاش آنذاك، لم يكن يُنتج منها إلا القليل.

تتميز الحواسيب المركزية من سلسلة UNIVAC 1100 المتوافقة (إحدى أقدم السلاسل، والتي يعود تاريخها إلى عام 1962) ببنية 36 بت ، وقد استخدم طراز 1100/60 الذي طُرح في عام 1979 تسع رقاقات من نوع Motorola MC10800 ALU ذات 4 بت ^{[ 12 ]} لتنفيذ عرض الكلمة المطلوب مع استخدام الدوائر المتكاملة الحديثة. ^{[ 18 ]}

في ذلك الوقت، كانت المعالجات ذات 16 بت شائعة ولكنها باهظة الثمن، وكانت المعالجات ذات 8 بت، مثل Z80 ، تستخدم على نطاق واسع في سوق أجهزة الكمبيوتر المنزلية الناشئة.

أتاح دمج المكونات لإنتاج منتجات شرائح البت للمهندسين والطلاب إنشاء حواسيب أكثر قوة وتعقيدًا بتكلفة معقولة، باستخدام مكونات جاهزة قابلة للتخصيص. وقد انخفضت تعقيدات إنشاء بنية حاسوبية جديدة بشكل كبير عندما تم تحديد تفاصيل وحدة الحساب والمنطق (واختبارها مسبقًا ) .

كانت الميزة الرئيسية هي أن تقنية تقسيم البتات جعلت استخدام الترانزستورات ثنائية القطب ممكنًا اقتصاديًا في المعالجات الأصغر حجمًا ، والتي كانت آنذاك أسرع بكثير من ترانزستورات NMOS أو CMOS . وقد أتاح ذلك معدلات تردد أعلى بكثير، حيثما كانت السرعة مطلوبة - على سبيل المثال، لوظائف معالجة الإشارات الرقمية أو تحويل المصفوفات - أو، كما في جهاز Xerox Alto ، الجمع بين المرونة والسرعة، قبل أن تتمكن وحدات المعالجة المركزية أحادية الشريحة من توفير ذلك.  

• بنية بت-تسلسلية

• ميك، جون؛ بريك، جيمس (1980). تصميم المعالج الدقيق بتقنية بت-سلسل (ملف PDF) . ماكجرو هيل. ISBN 0-07-041781-4.

• "Untwisted: Bit-sliced ​​TEA time" . مؤرشف من الأصل بتاريخ 21-10-2013. - مقدمة في تقنية تقسيم البتات، تعرض تطبيقًا تعليميًا لتقنية تقسيم البتات لخوارزمية التشفير المصغرة (TEA)، وهي خوارزمية تشفير كتلية.