DDR4 SDRAM

📅 آخر تحديث: ٢١ يوليو ٢٠٢٦
✍️ نُشر في: ٢١ يوليو ٢٠٢٦
📷 يحتوي على 4 صور
الموسوعة الحرة

Double Data Rate 4 Synchronous Dynamic Random-Access Memory (DDR4 SDRAM) is a type of synchronous dynamic random-access memory with a high-bandwidth ("double data rate") interface.

Released to the market in 2014,[2][3][4] it is a variant of dynamic random-access memory (DRAM), some of which have been in use since the early 1970s,[5] and a higher-speed successor to the DDR2 and DDR3 technologies.

DDR4 is not compatible with any earlier type of random-access memory (RAM) due to different signaling voltage and physical interface, besides other factors.

DDR4 SDRAM was released to the public market in Q2 2014, focusing on ECC memory,[6] while the non-ECC DDR4 modules became available in Q3 2014, accompanying the launch of Haswell-E processors that require DDR4 memory.[7]

Features

The primary advantages of DDR4 over its predecessor, DDR3, include higher module density and lower voltage requirements, coupled with higher data rate transfer speeds. The DDR4 standard allows for DIMMs of up to 64 GB in capacity, compared to DDR3's maximum of 16 GB per DIMM.[1][8]

Unlike previous generations of DDR memory, prefetch has not been increased above the 8n used in DDR3;[9]:16 the basic burst size is eight 64-bit words, and higher bandwidths are achieved by sending more read/write commands per second. To allow this, the standard divides the DRAM banks into two or four selectable bank groups,[10] where transfers to different bank groups may be done more rapidly.

Because power consumption increases with speed, the reduced voltage allows higher speed operation without unreasonable power and cooling requirements.

DDR4 RAM operates at a voltage of 1.2 V and supports frequencies between 800 and 1600 MHz (DDR4-1600 through DDR4-3200). Compared to DDR3, which operates at 1.5 V with frequencies from 400 to 1067 MHz (DDR3-800 through DDR3-2133), DDR4 offers better performance and energy efficiency. DDR4 speeds are advertised as double the base clock rate due to its Double Data Rate (DDR) nature, with common speeds including DDR4-2400 and DDR4-3200, and higher speeds like DDR4-4266 and DDR4-5000 available at a premium. Unlike DDR3, DDR4 does not have a low voltage variant; it consistently operates at 1.2 V. Additionally, DDR4 improves on DDR3 with a longer burst length of 16 and supports larger memory capacities, enhancing both performance and system flexibility.[11][12]

Timeline

The first DDR4 memory module prototype was manufactured by Samsung and announced in January 2011.[a]
Physical comparison of DDR, DDR2, DDR3, and DDR4 SDRAM
Front and back of 8 GB[1] DDR4 memory modules
  • 2005: Standards body JEDEC began working on a successor to DDR3 around 2005,[14] about 2 years before the launch of DDR3 in 2007.[15][16] The high-level architecture of DDR4 was planned for completion in 2008.[17]
  • 2007: Some advance information was published in 2007,[18] and a guest speaker from Qimonda provided further public details in a presentation at the August 2008 San FranciscoIntel Developer Forum (IDF).[18][19][20][21] DDR4 was described as involving a 30 nm process at 1.2 volts, with bus frequencies of 2133 MT/s "regular" speed and 3200 MT/s "enthusiast" speed, and reaching market in 2012, before transitioning to 1 volt in 2013.[19][21]
  • 2009: في فبراير، قامت سامسونج بالتحقق من صحة رقائق DRAM بتقنية 40  نانومتر، والتي اعتبرت "خطوة مهمة" نحو تطوير DDR4 [ 22 ] حيث كانت رقائق DRAM في عام 2009 قد بدأت للتو في الانتقال إلى  عملية 50 نانومتر. [ 23 ]
  • 2010: في وقت لاحق، كُشِفَ عن مزيد من التفاصيل في مؤتمر MemCon 2010 في طوكيو (وهو حدث خاص بصناعة ذاكرة الحاسوب)، حيث قدّم مديرٌ في JEDEC عرضًا بعنوان "حان وقت إعادة التفكير في DDR4" [ 24 ] مع شريحة بعنوان "خارطة طريق جديدة: خارطة الطريق الأكثر واقعية هي 2015"، ما دفع بعض المواقع الإلكترونية إلى الإبلاغ عن احتمال [ 25 ] أو تأكيد [ 26 ] [ 27 ] تأجيل طرح DDR4 حتى عام 2015. ومع ذلك، أُعلن عن عينات اختبار DDR4 وفقًا للجدول الزمني الأصلي في أوائل عام 2011، وفي ذلك الوقت بدأ المصنّعون في الإشارة إلى أن الإنتاج التجاري واسع النطاق وطرح المنتج في السوق مُقررٌ في عام 2012. [ 2 ]
  • في يناير 2011 ، أعلنت سامسونج عن اكتمال وطرح وحدة ذاكرة الوصول العشوائي الديناميكية DDR4  بسعة 2 جيجابايت [ 1 ]، والمبنية على عملية تصنيع تتراوح بين 30 و39 نانومتر ، للاختبار . [ 28 ] تتميز هذه الوحدة بمعدل نقل بيانات أقصى يبلغ 2133 ميجا نقلة/ثانية عند جهد 1.2 فولت، وتستخدم تقنية التصريف المفتوح الزائف (المقتبسة من ذاكرة DDR الرسومية [ 29 ] )، وتستهلك طاقة أقل بنسبة 40% من وحدة DDR3 المكافئة. [ 28 ] [ 30 ] في أبريل، أعلنت شركة هاينكس عن إنتاج وحدات ذاكرة DDR4 بسعة 2 جيجابايت [ 1 ] بسرعة 2400 ميجا نقلة/ثانية، تعمل أيضًا بجهد 1.2 فولت بتقنية تصنيع تتراوح بين 30 و39 نانومتر (لم يتم تحديد التقنية الدقيقة)، [ 2 ] مضيفةً أنها تتوقع بدء الإنتاج بكميات كبيرة في النصف الثاني من عام 2012. [ 2 ] كان من المتوقع أن تنتقل عمليات تصنيع أشباه الموصلات لذاكرة DDR4 إلى تقنية أقل من 30 نانومتر في وقت ما بين أواخر عام 2012 وعام 2014. [ 31 ] [ 32 ]       
  • ٢٠١٢: في مايو، أعلنت شركة مايكرون [ ٣ ] أنها تهدف إلى بدء إنتاج  وحدات ذاكرة بتقنية ٣٠ نانومتر في أواخر عام ٢٠١٢. وفي يوليو، أعلنت سامسونج أنها ستبدأ بتوزيع عينات من أول وحدات ذاكرة مسجلة ثنائية الخط (RDIMMs) بسعة ١٦  جيجابايت [ ١ ] باستخدام ذاكرة DDR4 SDRAM لأنظمة خوادم المؤسسات. [ ٣٣ ] [ ٣٤ ] وفي سبتمبر، أصدرت JEDEC المواصفات النهائية لذاكرة DDR4. [ ٣٥ ]
  • في عام 2013، كان من المتوقع أن تمثل ذاكرة DDR4 نسبة 5% من سوق ذاكرة الوصول العشوائي الديناميكية (DRAM)، [ 2 ] وأن تصل إلى انتشار واسع في السوق ونسبة اختراق تبلغ 50% بحلول عام 2015 تقريبًا؛ [ 2 ] إلا أنه بحلول عام 2013، تأخر اعتماد ذاكرة DDR4، ولم يعد من المتوقع أن تصل إلى غالبية السوق حتى عام 2016 أو بعده. [ 36 ] وبالتالي، فإن الانتقال من ذاكرة DDR3 إلى ذاكرة DDR4 يستغرق وقتًا أطول من السنوات الخمس تقريبًا التي استغرقتها ذاكرة DDR3 للوصول إلى انتشار واسع في السوق مقارنةً بذاكرة DDR2. [ 31 ] ويرجع ذلك جزئيًا إلى أن التغييرات المطلوبة في المكونات الأخرى ستؤثر على جميع أجزاء أنظمة الكمبيوتر الأخرى، والتي ستحتاج إلى التحديث للعمل مع ذاكرة DDR4. [ 37 ]
  • في أبريل 2014 ، أعلنت شركة هاينكس عن تطويرها أول  وحدة ذاكرة في العالم بسعة 128 جيجابايت، تعتمد على ذاكرة DDR4 بسعة 8 جيجابت باستخدام تقنية 20 نانومتر. تعمل الوحدة بتردد 2133 ميجاهرتز، مع منفذ إدخال/إخراج 64 بت، وتعالج ما يصل إلى 17 جيجابايت من البيانات في الثانية.    
  • في أبريل 2016 ، أعلنت سامسونج عن بدء إنتاج ذاكرة الوصول العشوائي الديناميكية (DRAM) بكميات كبيرة باستخدام  تقنية تصنيع "10 نانومتر"، والتي تعني  نطاق عقدة 1x نانومتر من 16  إلى 19  نانومتر، ما يدعم معدل نقل بيانات أسرع بنسبة 30% يصل إلى 3200  ميجابت/ثانية. [ 38 ] وكانت التقنية المستخدمة سابقًا بحجم 20  نانومتر. [ 39 ] [ 40 ]
  • في يوليو 2020 ، أعلنت جمعية JEDEC لتقنيات الحالة الصلبة رسميًا عن ذاكرة الوصول العشوائي DDR5 كخليفة لذاكرة DDR4. وقد قادت JEDEC، الرائدة عالميًا في تطوير المعايير المفتوحة لصناعة الإلكترونيات الدقيقة ، تطوير DDR5 لتلبية الطلب المتزايد على أداء وكفاءة أعلى في الحوسبة الحديثة. ويعتمد معيار DDR5 على تطورات DDR4 مع تحسينات ملحوظة في عرض النطاق الترددي والكفاءة والسعة، حيث يوفر معدل بيانات أساسي يبلغ 4800 ميجا نقلة/ثانية، ويدعم سرعات أعلى مع تطور التقنية. كما تتميز DDR5 بإدارة محسّنة للطاقة، وزيادة في طول النقل المتتابع، وقدرات جلب مسبق محسّنة، مما يجعلها مناسبة لمجموعة واسعة من التطبيقات، بدءًا من الألعاب عالية الأداء وصولًا إلى مهام الحوسبة كثيفة البيانات.

تصور السوق واعتماده

في أبريل 2013، أجرى أحد كتّاب الأخبار في مجموعة البيانات الدولية (IDG) - وهي شركة أبحاث تكنولوجية أمريكية كانت في الأصل جزءًا من شركة IDC - تحليلًا لتصوراتهم المتعلقة بذاكرة DDR4 SDRAM. [ 41 ] وخلص التحليل إلى أن تزايد شعبية الحوسبة المحمولة والأجهزة الأخرى التي تستخدم ذاكرة أبطأ ولكنها منخفضة الطاقة، وتباطؤ النمو في قطاع الحوسبة المكتبية التقليدية ، وتوحيد سوق تصنيع الذاكرة، كلها عوامل أدت إلى انخفاض هوامش الربح على ذاكرة الوصول العشوائي (RAM).  

ونتيجةً لذلك، أصبح من الصعب تحقيق السعر المرتفع المطلوب للتكنولوجيا الجديدة، وانتقلت الطاقة الإنتاجية إلى قطاعات أخرى. ووجد مصنّعو ذاكرة الوصول العشوائي الديناميكية المتزامنة (SDRAM) ومطوّرو الشرائح الإلكترونية أنفسهم، إلى حد ما، في مأزق حقيقي، حيث "لا أحد يرغب في دفع سعر مرتفع لمنتجات DDR4، ولا يرغب المصنّعون في إنتاج الذاكرة إذا لم يحصلوا على سعر مرتفع"، وفقًا لما ذكره مايك هوارد من شركة iSuppli. [ 41 ] وبالتالي، فإن تحوّل توجهات المستهلكين نحو الحوسبة المكتبية وإصدار معالجات تدعم تقنية DDR4 من قِبل شركتي إنتل وإيه إم دي قد يؤدي إلى نمو سريع. [ 41 ]

كشفت خارطة طريق هاسويل لعام 2014 من إنتل عن أول استخدام للشركة لذاكرة الوصول العشوائي الديناميكية المتزامنة من نوع DDR4 في معالجات هاسويل-EP . [ 42 ]

تستخدم معالجات Ryzen من AMD ، التي تم الكشف عنها في عام 2016 وشحنها في عام 2017، ذاكرة DDR4 SDRAM. [ 43 ]

عملية

تعمل ذاكرة الوصول العشوائي DDR4 بجهد تغذية أساسي يبلغ 1.2 فولت ، وجهد تغذية إضافي يبلغ 2.5 فولت لتعزيز خط الكلمة ( VPP ). وهذا يختلف عن ذاكرة DDR3 التي تعمل بجهد 1.5 فولت ، والتي صدرت منها نسخ بجهد أقل يبلغ 1.35 فولت في عام 2013. تم طرح ذاكرة DDR4 بمعدل نقل بيانات أدنى يبلغ 2133 ميجا نقلة/ثانية ، متأثرًا باقتراب ذاكرة DDR3 من الحد الأقصى عند سرعات مماثلة، ومن المتوقع أن تصل إلى 4266 ميجا نقلة/ثانية . تشمل التحسينات الملحوظة في ذاكرة DDR4 زيادة معدلات نقل البيانات وتحسين الكفاءة. أظهرت عينات ذاكرة DDR4 المبكرة، مثل تلك التي أنتجتها سامسونج في يناير 2011، زمن استجابة CAS يبلغ 13 دورة ساعة ، وهو ما يُقارن بالانتقال من ذاكرة DDR2 إلى ذاكرة DDR3. بالإضافة إلى ذلك، يتميز DDR4 بطول نبضة أطول يبلغ 16، ودعم سعة أعلى، وتحسين سلامة الإشارة مع تباعد دبابيس أكثر إحكامًا (0.85 مم مقابل 1.0 مم)، وارتفاع أكبر قليلاً (31.25 مم مقابل 30.35 مم)، وسماكة أكبر (1.2 مم مقابل 1.0 مم) لتحسين توجيه الإشارة والأداء.

تمت زيادة عدد البنوك الداخلية إلى 16 بنكًا (4 بتات لاختيار البنك)، مع ما يصل إلى 8 رتب لكل وحدة DIMM. [ 9 ] : 16

تشمل تغييرات البروتوكول ما يلي: [ 9 ] : 20

  • التكافؤ على ناقل الأوامر/العناوين
  • عكس ناقل البيانات (مثل GDDR4 )
  • CRC على ناقل البيانات
  • برمجة مستقلة لوحدات DRAM الفردية على وحدة DIMM، للسماح بتحكم أفضل في إنهاء التوصيلات على الشريحة .

من المتوقع زيادة كثافة الذاكرة، ربما باستخدام تقنية TSV ( التوصيل عبر السيليكون ) أو عمليات تكديس ثلاثية الأبعاد أخرى . [ 31 ] [ 37 ] [ 44 ] [ 45 ] ستتضمن مواصفات DDR4 تكديسًا ثلاثي الأبعاد موحدًا "من البداية" وفقًا لمعايير JEDEC، [ 45 ] مع إمكانية تكديس ما يصل إلى 8 رقاقات. [ 9 ] وتوقعت شركة X-bit Labs أن "نتيجة لذلك، ستصبح رقائق ذاكرة DDR4 ذات الكثافة العالية جدًا رخيصة نسبيًا". [ 37 ]

تُعدّ بنوك الذاكرة المُبدّلة خيارًا متوقعًا أيضًا للخوادم. [ 31 ] [ 44 ]

في عام 2008، سلّط كتاب " تقنية معالجة الدوائر المتكاملة ثلاثية الأبعاد على مستوى الرقاقة" الضوء على المخاوف المتعلقة بزيادة استهلاك مساحة الرقاقة نتيجةً للعناصر التناظرية غير القابلة للتطوير، مثل مضخات الشحن ومنظمات الجهد والدوائر الإضافية. وقد ساهمت هذه المكونات، بما في ذلك كشف أخطاء CRC ، وإنهاء البيانات على الرقاقة ، وأجهزة الإرسال المتتابع، وخطوط المعالجة القابلة للبرمجة، والمقاومة المنخفضة، والحاجة المتزايدة لمضخمات الاستشعار (نتيجةً لانخفاض عدد البتات لكل خط بت بسبب انخفاض الجهد)، في زيادة عرض النطاق الترددي بشكل ملحوظ، ولكن على حساب شغل مساحة أكبر على الرقاقة. ونتيجةً لذلك، انخفضت نسبة مساحة الرقاقة المخصصة لمصفوفة الذاكرة نفسها بمرور الوقت: من 70-78% لذاكرة SDRAM وDDR1 إلى 47% لذاكرة DDR2، و 38% لذاكرة DDR3، وربما أقل من 30% لذاكرة DDR4. [ 46 ]

حددت المواصفات معايير لأجهزة الذاكرة ×4 و×8 و×16 بسعات 2 و4 و8 و16  جيجابت. [ 1 ] [ 47 ]

بالإضافة إلى متغيرات عرض النطاق الترددي والسعة، يمكن لوحدات DDR4 تنفيذ ما يلي اختيارياً:

  • تُعدّ وحدة تصحيح الأخطاء (ECC) مسارًا إضافيًا للبيانات يُستخدم لتصحيح الأخطاء الطفيفة واكتشاف الأخطاء الجسيمة لتحسين الموثوقية. وتُعرف الوحدات المزودة بتقنية ECC بوجود رمز ECC إضافي في اسمها. على سبيل المثال، PC4-19200 ECC أو PC4-19200E هي وحدة PC4-19200 مزودة بتقنية ECC. [ 48 ]
  • تعمل ذاكرة الوصول العشوائي المسجلة (أو المخزنة مؤقتًا) على تحسين سلامة الإشارة، مما يُحسّن معدلات الساعة ويسمح بسعة فتحات فعلية أكبر، وذلك عن طريق تخزين الإشارات كهربائيًا. ويأتي هذا على حساب دورة ساعة إضافية من زمن الاستجابة. تُعرف هذه الوحدات بالحرف "R" في اسمها، مثل PC4-19200R . عادةً، تكون الوحدات التي تحمل هذا الاسم مسجلة أيضًا بتقنية تصحيح الأخطاء (ECC )، على الرغم من أن الحرف "E" الخاص بتقنية ECC قد لا يكون موجودًا دائمًا في الاسم. في المقابل، تُعرف ذاكرة الوصول العشوائي غير المسجلة، والمعروفة أيضًا باسم ذاكرة الوصول العشوائي غير المخزنة مؤقتًا، بالحرف "U" في اسمها، مثل PC4-19200U. [ 48 ]
  • وحدات LRDIMM ، التي يُرمز لها بـ LR، تُشبه الذاكرة المسجلة/المخزنة مؤقتًا، حيث تُخزن وحدات LRDIMM خطوط التحكم والبيانات مع الحفاظ على التوازي في جميع الإشارات. وبذلك، توفر ذاكرة LRDIMM سعات تخزين قصوى إجمالية أكبر، مع معالجة بعض مشكلات الأداء واستهلاك الطاقة في ذاكرة FB الناتجة عن التحويل المطلوب بين أشكال الإشارات التسلسلية والمتوازية. [ 48 ]

ترميز الأوامر

ترميز أوامر DDR4 [ 49 ]
يأمرعلوم الحاسوب BG1–0، BA1–0يمثل A17 A16 RASA15 CASA14 WEA13 A12 قبل الميلادA11 A10 APA9–0 
إلغاء التحديد (لا توجد عملية)حX
تفعيل (activate): فتح صفلبنكلعنوان الصف
لا توجد عمليةلVحVحححV
معايرة ZQلVحVححلVطويلV
اقرأ (BC، قطع سريع)لبنكحVحلحVقبل الميلادVوكالة أسوشيتد برسعمود
اكتب (AP، الشحن المسبق التلقائي)لبنكحVحللVقبل الميلادVوكالة أسوشيتد برسعمود
غير مخصص، محجوزلVvVلححV
قم بشحن جميع البنوك مسبقاًلVحVلحلVحV
شحن رصيد أحد البنوكلبنكحVلحلVلV
ينعشلVحVللحV
مجموعة سجلات الوضع (MR0–MR6)ليسجلحلللللبيانات
  • مستوى الإشارة
    • H، مرتفع
    • L، منخفض
    • V، سواء كانت منخفضة أو عالية، إشارة صالحة
    • X، غير ذي صلة
  • مستوى المنطق
    •  نشيط
    •  غير نشط
    •  لم يتم تفسيرها

على الرغم من أنها لا تزال تعمل بنفس الطريقة الأساسية، إلا أن ذاكرة DDR4 تُدخل تغييرًا رئيسيًا واحدًا على تنسيقات الأوامر المستخدمة في أجيال SDRAM السابقة . إشارة أمر جديدة، ACT ، تكون منخفضة للإشارة إلى أمر التنشيط (فتح الصف).

يتطلب أمر التنشيط عددًا أكبر من بتات العناوين مقارنةً بأي أمر آخر (18 بتًا لعناوين الصفوف في وحدة 16 جيجابت)، لذا فإن إشارات RAS و CAS و WE  القياسية ذات التنشيط المنخفض تُستخدم بالتزامن مع بتات العناوين ذات الرتبة العليا التي لا تُستخدم عندما يكون ACT عاليًا. وبالتالي، فإن تركيبة RAS = L و CAS = WE = H التي كانت تُستخدم سابقًا لتشفير أمر التنشيط غير مستخدمة.

كما هو الحال في ترميزات SDRAM السابقة، يُستخدم A10 لاختيار متغيرات الأوامر: الشحن المسبق التلقائي لأوامر القراءة والكتابة، واختيار بنك واحد مقابل جميع البنوك لأمر الشحن المسبق. كما أنه يختار متغيرين لأمر معايرة ZQ.

كما هو الحال في ذاكرة DDR3، يُستخدم الأمر A12 لطلب تقطيع البيانات المتتابعة : أي تقليص سلسلة نقل البيانات المكونة من 8 عمليات نقل بعد أربع عمليات نقل. على الرغم من أن البنك يظل مشغولاً وغير متاح للأوامر الأخرى حتى انقضاء ثماني فترات نقل، إلا أنه يمكن الوصول إلى بنك آخر.

كما زاد عدد عناوين البنوك بشكل كبير. يوجد أربعة بتات لاختيار البنوك، تُستخدم لاختيار ما يصل إلى 16 بنكًا داخل كل وحدة ذاكرة وصول عشوائي ديناميكية (DRAM): بتان لعناوين البنوك (BA0، BA1)، وبتان لمجموعة البنوك (BG0، BG1). توجد قيود زمنية إضافية عند الوصول إلى البنوك ضمن نفس مجموعة البنوك؛ إذ يكون الوصول إلى بنك في مجموعة بنوك مختلفة أسرع.

بالإضافة إلى ذلك، توجد ثلاث إشارات لاختيار الشريحة (C0، C1، C2)، مما يسمح بوضع ما يصل إلى ثماني شرائح مكدسة داخل حزمة ذاكرة الوصول العشوائي الديناميكية (DRAM) واحدة. وتعمل هذه الإشارات فعليًا كثلاث بتات إضافية لاختيار البنك، ليصل المجموع إلى سبعة (128 بنكًا ممكنًا).

تتراوح معدلات النقل القياسية بين 1600 و1866 و2133 و2400 و2666 و2933 و3200 ميجا نقلة /  ثانية [ 49 ] [ 50 ] ( بترددات ساعة 12/15 و 14 / 15 و 16 / 15 و 18 / 15 و 20 / 15 و 22 / 15 و 24 / 15 جيجاهرتز، أي ضعف معدل نقل البيانات)، مع توفر سرعات تصل إلى DDR4-4800 ( بتردد ساعة 2400 ميجاهرتز) تجاريًا. [ 51 ]  

اعتبارات التصميم

حدد فريق DDR4 في شركة Micron Technology بعض النقاط الرئيسية لتصميم الدوائر المتكاملة ولوحات الدوائر المطبوعة: [ 52 ]

تصميم الدوائر المتكاملة: [ 52 ]

  • معايرة VrefDQ (يتطلب DDR4 أن يتم إجراء معايرة VrefDQ بواسطة وحدة التحكم)؛
  • مخططات عنونة جديدة ("تجميع البنوك"، ACT ليحل محل أوامر RAS و CAS و WE ، و PAR و Alert للتحقق من الأخطاء و DBI لعكس ناقل البيانات)؛
  • ميزات جديدة لتوفير الطاقة (التحديث التلقائي منخفض الطاقة، والتحديث الذي يتم التحكم فيه بدرجة الحرارة، والتحديث الدقيق، وعكس ناقل البيانات، وزمن استجابة CMD/ADDR).

تصميم لوحة الدوائر: [ 52 ]

  • مصادر طاقة جديدة (VDD/VDDQ عند 1.2  فولت وتعزيز خط الكلمة، المعروف باسم VPP، عند 2.5  فولت)؛
  • يجب توفير VrefDQ داخليًا لـ DRAM بينما يتم توفير VrefCA خارجيًا من اللوحة؛
  • تُنهي دبابيس DQ عملها عند مستوى عالٍ باستخدام مدخلات/مخرجات شبه مفتوحة التصريف (يختلف هذا عن دبابيس CA في DDR3 التي يتم توصيلها بمركز VTT). [ 52 ]

تشمل تقنيات التخفيف من تأثير Rowhammer مكثفات تخزين أكبر، وتعديل خطوط العناوين لاستخدام عشوائية تخطيط مساحة العناوين وخطوط الإدخال/الإخراج ذات الجهد المزدوج التي تعمل على عزل ظروف الحدود المحتملة التي قد تؤدي إلى عدم الاستقرار عند سرعات الكتابة/القراءة العالية.

الوحدات

تغليف الوحدات

وحدة ذاكرة DDR4 SO-DIMM سعة 16 جيجابايت [ 1 ] من شركة Micron

تُزوَّد ذاكرة DDR4 بوحدات ذاكرة ثنائية الخط (DIMM) ذات 288 طرفًا، وهي مشابهة في الحجم لوحدات DDR3 DIMM ذات 240 طرفًا. تتميز وحدات DDR4 RAM بتقارب أطرافها، حيث تبلغ المسافة بينها 0.85 مم مقارنةً بالمسافة البالغة 1.0 مم في DDR3، مما يسمح بكثافة أطراف أعلى ضمن نفس الطول القياسي لوحدة DIMM البالغ 133.35 مم (5¼ بوصة). وقد زاد ارتفاع وحدات DDR4 قليلاً إلى 31.25 مم (1.23 بوصة) من 30.35 مم (1.2 بوصة) لتسهيل توجيه الإشارات. بالإضافة إلى ذلك، زاد سُمك وحدات DDR4 إلى 1.2 مم من 1.0 مم لدعم طبقات إشارة أكثر، مما يُحسِّن الأداء العام والموثوقية. [ 53 ] تتميز وحدات DDR4 DIMM بموصل ذي حافة منحنية قليلاً ، بحيث لا يتم توصيل جميع الأطراف في الوقت نفسه أثناء إدخال الوحدة، مما يُقلِّل من قوة الإدخال. [ 13 ]

تحتوي وحدات الذاكرة DDR4 SO-DIMMs على 260 دبوسًا بدلاً من 204 دبابيس في وحدات الذاكرة DDR3 SO-DIMMs، وتبلغ المسافة بينها 0.5 مم بدلاً من 0.6  مم، وهي  أعرض بمقدار 2.0 مم (69.6 مم مقابل 67.6  مم)، ولكنها تظل بنفس  الارتفاع البالغ 30 مم. [ 54 ]

صممت إنتل، لبنية Skylake الدقيقة ، حزمة SO-DIMM تُسمى UniDIMM ، والتي يمكن تزويدها برقائق DDR3 أو DDR4. في الوقت نفسه، أُعلن أن وحدة التحكم بالذاكرة المدمجة (IMC) في معالجات Skylake قادرة على العمل مع كلا النوعين من الذاكرة. يهدف استخدام UniDIMM إلى تسهيل انتقال السوق من DDR3 إلى DDR4، حيث قد تجعل الأسعار والتوافر تغيير نوع ذاكرة الوصول العشوائي (RAM) غير مرغوب فيه. تتميز UniDIMM بنفس أبعاد وعدد دبابيس وحدات DDR4 SO-DIMM العادية، ولكن يختلف موضع شق موصل الحافة لتجنب الاستخدام العرضي في مقابس DDR4 SO-DIMM غير المتوافقة. [ 55 ]

وحدة DDR4 متوافقة مع معيار JEDEC

الاسم القياسيتردد الذاكرة (ميجاهرتز)ساعة ناقل الإدخال/الإخراج (ميجاهرتز)معدل نقل البيانات ( ميغابت/ثانية ) [ ب ]اسم الوحدةمعدل النقل الأقصى (جيجابايت/ثانية) [ ج ]التوقيتات CL-tRCD-tRPزمن استجابة CAS (نانو ثانية)
DDR4-1600J* DDR4-1600K DDR4-1600L2008001600PC4-1280012.810-10-10 11-11-11 12-12-1212.5 13.75 15
DDR4-1866L* DDR4-1866M DDR4-1866N2339331867PC4-1490014.912-12-12 13-13-13 14-14-1412.85713.92915
DDR4-2133N*DDR4-2133PDDR4-2133R26710672133PC4-1700017.114-14-1415-15-1516-16-1613.12514.06315
DDR4-2400P*DDR4-2400RDDR4-2400TDDR4-2400U30012002400PC4-1920019.215-15-1516-16-1617-17-1718-18-1812.5 13.32 14.16 15
DDR4-2666TDDR4-2666UDDR4-2666VDDR4-2666W33313332667PC4-2130021.317-17-1718-18-1819-19-1920-20-2012.75 13.50 14.25 15
DDR4-2933VDDR4-2933WDDR4-2933YDDR4-2933AA36714672933PC4-2346623.519-19-1920-20-2021-21-2122-22-2212.96 13.64 14.32 15
DDR4-3200WDDR4-3200AADDR4-3200AC40016003200PC4-2560025.620-20-2022-22-2224-24-2412.5 13.75 15
CAS latency (CL)
Clock cycles between sending a column address to the memory and the beginning of the data in response
tRCD
Clock cycles between row activate and reads/writes
tRP
Clock cycles between row precharge and activate

DDR4-xxxx denotes per-bit data transfer rate, and is normally used to describe DDR chips. PC4-xxxxx denotes overall transfer rate, in megabytes per second, and applies only to modules (assembled DIMMs). Because DDR4 memory modules transfer data on a bus that is 8 bytes (64 data bits) wide, module peak transfer rate is calculated by taking transfers per second and multiplying by eight.[56]

Successor

At the 2016 Intel Developer Forum, the future of DDR5 SDRAM was discussed. The specifications were finalized at the end of 2016 – but no modules would be available until 2020.[57] Other memory technologies – namely HBM in version 3 and 4[58] – aiming to replace DDR4 have also been proposed.

In 2011, JEDEC introduced the Wide I/O 2 standard, which features stacked memory dies placed directly on top of the CPU within the same package. This configuration provides higher bandwidth and improved power efficiency compared to DDR4 SDRAM, thanks to its wide interface and short signal lengths. Wide I/O 2 aims to replace various mobile DDRX SDRAM standards used in high-performance embedded and mobile devices like smartphones.

بالتوازي مع ذلك، طورت شركة هاينكس ذاكرة النطاق الترددي العالي (HBM) ، التي تم توحيدها وفقًا لمعيار JEDEC JESD235. تستخدم كل من تقنية Wide I/O 2 وذاكرة HBM واجهة ذاكرة متوازية عريضة جدًا - تصل إلى 512 بت لتقنية Wide I/O 2 مقارنةً بـ 64 بت لذاكرة DDR4 - على الرغم من أنها تعمل بترددات أقل من DDR4. صُممت تقنية Wide I/O 2 للأجهزة عالية الأداء وصغيرة الحجم، وغالبًا ما تُدمج في المعالجات أو حزم النظام على شريحة (SoC). في المقابل، تستهدف ذاكرة HBM ذاكرة الرسومات والحوسبة العامة، بينما تستهدف ذاكرة المكعب الهجينة (HMC) الخوادم المتطورة وتطبيقات المؤسسات. [ 59 ]

تستخدم ذاكرة المكعب الهجينة (HMC) المكدسة من شركة مايكرون تكنولوجي واجهة تسلسلية. وقد تحولت العديد من ناقلات البيانات الأخرى في الحواسيب إلى استبدال الناقلات المتوازية بناقلات تسلسلية، على سبيل المثال من خلال تطور Serial ATA ليحل محل Parallel ATA ، و PCI Express ليحل محل PCI ، والمنافذ التسلسلية لتحل محل المنافذ المتوازية. وبشكل عام، تتميز الناقلات التسلسلية بسهولة توسيع نطاقها وقلة عدد الأسلاك/المسارات فيها، مما يجعل تصميم لوحات الدوائر التي تستخدمها أسهل. [ 60 ] [ 61 ] [ 62 ]

على المدى البعيد، يتوقع الخبراء أن أنواع ذاكرة الوصول العشوائي غير المتطايرة مثل ذاكرة تغيير الطور (PCM) وذاكرة الوصول العشوائي المقاومة (RRAM ) وذاكرة الوصول العشوائي المغناطيسية المقاومة (MRAM ) يمكن أن تحل محل ذاكرة الوصول العشوائي الديناميكية الديناميكية DDR4 وما يليها. [ 63 ]

GDDR5 SGRAM هو نوع من أنواع ذاكرة الوصول العشوائي الرسومية المتزامنة DDR3 ، والتي تم تقديمها قبل DDR4، وليست خليفة لـ DDR4.

انظر أيضاً

ملحوظات

  1. ↑ كنموذج أولي، تحتوي وحدة ذاكرة DDR4 هذه على موصل ذي حافة مسطحة في الأسفل، بينما تحتوي وحدات DDR4 DIMM الإنتاجية على موصل ذي حافة منحنية قليلاً بحيث لا يتم توصيل جميع الدبابيس في وقت واحد أثناء إدخال الوحدة، مما يقلل من قوة الإدخال. [ 13 ]
  2. ↑ 1 MT = مليون تحويل
  3. ↑ 1 جيجابايت = مليار بايت

مراجع

  1. 1 2 3 4 5 6 7 8 هنا، تشير K أو M أو G أو T إلى البادئات الثنائية القائمة على قوى 1024.
  2. 1 2 3 4 5 6 مارك (5 أبريل 2011). "هاينكس تُنتج أولى وحدات DDR4" . بي هاردوير . مؤرشف من الأصل في 15 أبريل 2012. تم الاطلاع عليه في 14 أبريل 2012 .
  3. 1.2 شركة ميكرون تُشوق لذاكرة DDR4 RAM عاملة ، إنجادجيت، 8 مايو 2012 ، تاريخ الاطلاع 8 مايو 2012
  4. ↑ "سامسونج تنتج ذاكرة DDR4 بكميات كبيرة" . 30 أغسطس 2013. تم الاطلاع عليه بتاريخ 31 أغسطس 2013 .
  5. ↑ "قصة ذاكرة الوصول العشوائي الديناميكية" (ملف PDF) . معهد مهندسي الكهرباء والإلكترونيات. 2008. ص 10. مؤرشف من الأصل (ملف PDF) في 4 يونيو 2011. تم الاطلاع عليه في 23 يناير 2012 . 
  6. ↑ "ذاكرة خوادم DDR4 من Crucial متوفرة الآن" . وكالة أنباء Globe (بيان صحفي). 2 يونيو 2014. تم الاطلاع عليه بتاريخ 12 ديسمبر 2014 .
  7. ↑ btarunr (14 سبتمبر 2014). "كيف تخطط إنتل للانتقال بين DDR3 وDDR4 للاستخدام العام" . TechPowerUp . تم الاطلاع عليه بتاريخ 28 أبريل 2015 .
  8. ↑ وانغ، ديفيد (12 مارس 2013). "لماذا الانتقال إلى DDR4؟" . شركة إنفي – عبر EE Times.
  9. 1 2 3 4 جونغ، جي واي (11 سبتمبر 2012)، "كيف تؤثر تطورات ذاكرة الوصول العشوائي الديناميكية على بنية الخوادم التحتية"، منتدى مطوري إنتل 2012 ، إنتل، سامسونج؛ أحداث نشطة، مؤرشفة من الأصل في 27 نوفمبر 2012 ، تم استرجاعها في 15 سبتمبر 2012
  10. ↑ "الذاكرة الرئيسية: DDR4 وDDR5 SDRAM" . JEDEC . تم الاطلاع عليه بتاريخ 14-04-2012 .
  11. ↑ "DDR4 - مزايا الترقية من DDR3" ، المنتجات ، تم الاطلاع عليه بتاريخ 20 أغسطس 2014 .
  12. ↑ "شركة كورسير تُطلق أسرع ذاكرة وصول عشوائي DDR4 في العالم، وسعر 16 جيجابايت منها يفوق سعر جهاز الكمبيوتر المخصص للألعاب (على الأرجح) | TechRadar" . www.techradar.com . 12 أكتوبر 2019.
  13. 1 2 "مقابس Molex DDR4 DIMM، خالية من الهالوجين" . آرو أوروبا . موليكس . 2012. تم الاسترجاع في 22-06-2015 .
  14. ↑ سوبوليف، فياتشيسلاف (31 مايو 2005). "JEDEC: معايير الذاكرة في الطريق" . ديجيتيمز . عبر تيك. مؤرشف من الأصل في 3 ديسمبر 2013. تم الاسترجاع في 28 أبريل 2011. بدأت بالفعل الدراسات الأولية حول تقنية الذاكرة التي تتجاوز DDR3. لدى JEDEC دائمًا حوالي ثلاثة أجيال من الذاكرة في مراحل مختلفة من عملية التقييس: الجيل الحالي، والجيل التالي، والجيل المستقبلي.
  15. ↑ "DDR3: الأسئلة الشائعة" (ملف PDF) . شركة كينغستون للتكنولوجيا . مؤرشف من النسخة الأصلية (ملف PDF) بتاريخ 28 يوليو 2011. تم الاطلاع عليه بتاريخ 28 أبريل 2011. تم إطلاق ذاكرة DDR3 في يونيو 2007 .
  16. ↑ فاليتش، ثيو (2007-05-02). "إطلاق DDR3 مُقرر في 9 مايو" . صحيفة ذا إنكوايرر . مؤرشف من الأصل في 5 فبراير 2010. تم الاطلاع عليه بتاريخ 28 أبريل 2011 .
  17. ↑ هامرشميدت، كريستوف (29 أغسطس 2007). "الذاكرة غير المتطايرة هي النجم الخفي في اجتماع JEDEC" . مجلة EE Times . تاريخ الاسترجاع: 28 أبريل 2011 .
  18. 1 2 "DDR4 - خليفة ذاكرة DDR3" . The "H" ( نسخة إلكترونية). 21 أغسطس 2008. مؤرشف من الأصل في 26 مايو 2011. تم الاطلاع عليه في 28 أبريل 2011. أشارت لجنة التقييس JEDEC إلى أرقام مماثلة قبل حوالي عام .  
  19. 1 2 غراهام-سميث، دارين (19 أغسطس 2008). "IDF: لن تلحق ذاكرة DDR3 بذاكرة DDR2 خلال عام 2009" . مجلة PC Pro . مؤرشف من الأصل في 7 يونيو 2011. تم الاطلاع عليه في 28 أبريل 2011 .
  20. ^ فولكر ، ريسكا (2008-08-21). "IDF: DDR4 als Hauptspeicher ab 2012" [ منتدى مطوري Intel: DDR4 كذاكرة رئيسية من عام 2012 ] . قاعدة الكمبيوتر (باللغة الألمانية). دي . تم الاسترجاع 2011/04/28 .( إنجليزي )
  21. 1 2 نوفاكوفيتش، نيبويسا (19 أغسطس 2008). "كيموندا: تقنية DDR3 تمضي قدمًا" . صحيفة ذا إنكوايرر . مؤرشف من الأصل في 25 نوفمبر 2010. تم الاطلاع عليه في 28 أبريل 2011 .
  22. ↑ غرونر، فولفغانغ (4 فبراير 2009). "سامسونج تلمح إلى تقنية DDR4 مع أول ذاكرة DRAM مُعتمدة بتقنية 40 نانومتر" . تي جي ديلي. مؤرشف من الأصل في 24 مايو 2009. تم الاطلاع عليه بتاريخ 16 يونيو 2009 . 
  23. ↑Jansen, Ng (January 20, 2009). "DDR3 Will be Cheaper, Faster in 2009". Dailytech. Archived from the original on June 22, 2009. Retrieved 2009-06-17.
  24. ↑Gervasi, Bill. "Time to rethink DDR4"(PDF). July 2010. Discobolus Designs. Retrieved 2011-04-29.
  25. ↑"DDR4-Speicher kommt wohl später als bisher geplant"[DDR4 memory is probably later than previously planned]. Heise (in German). DE. 2010-08-17. Retrieved 2011-04-29. (English)
  26. ↑Nilsson, Lars-Göran (2010-08-16). "DDR4 not expected until 2015". Semi accurate. Retrieved 2011-04-29.
  27. ↑annihilator (2010-08-18). "DDR4 memory in Works, Will reach 4.266 GHz". WCCF tech. Retrieved 2011-04-29.
  28. 12"Samsung Develops Industry's First DDR4 DRAM, Using 30nm Class Technology". Samsung. 2011-04-11. Archived from the original on 2011-07-16.
  29. ↑Perry, Ryan (2011-01-06). "Samsung Develops the First 30nm DDR4 DRAM". Tech gage. Retrieved 2011-04-29.
  30. ↑Protalinski, Emil (2011-01-04), Samsung develops DDR4 memory, up to 40% more efficient, Techspot, retrieved 2012-01-23
  31. 1234後藤, 弘茂 [Gotou Shigehiro] (16 August 2010). "メモリ4Gbps時代へと向かう次世代メモリDDR4"[Towards Next-Generation 4Gbps DDR4 Memory]. 2010-08-16 (in Japanese). JP: PC Watch. Retrieved 2011-04-25. (English translation)
  32. ↑"Diagram: Anticipated DDR4 timeline". 2010-08-16. JP: PC Watch. Retrieved 2011-04-25.
  33. ↑"Samsung Samples Industry's First DDR4 Memory Modules for Servers" (press release). Samsung. Archived from the original on 2013-11-04.
  34. ↑"Samsung Samples Industry's First 16-Gigabyte Server Modules Based on DDR4 Memory technology" (press release). Samsung.
  35. ↑ ديجاردان، إميلي (25 سبتمبر 2012). "JEDEC تعلن عن نشر معيار DDR4" . JEDEC . تم الاطلاع عليه في 5 أبريل 2019 .
  36. ↑ شاه، أغام (12 أبريل 2013). "اعتماد ذاكرة DDR4 يواجه تأخيرات" . TechHive . IDG. مؤرشف من الأصل في 11 يناير 2015. تم الاطلاع عليه في 30 يونيو 2013 .
  37. 1 2 3 شيلوف، أنطون (16 أغسطس 2010). "ذاكرة DDR4 من الجيل التالي تصل إلى 4.266 جيجاهرتز" . مختبرات إكسبت. مؤرشف من الأصل في 19 ديسمبر 2010. تم الاطلاع عليه في 3 يناير 2011 . 
  38. ↑ 1 ميغابت = مليون بت
  39. ↑ "سامسونج تبدأ إنتاج ذاكرة الوصول العشوائي الديناميكية (DRAM) من فئة 10 نانومتر" . مدونة أخبار تقنية ذاكرة DDR4 الرسمية . 21 مايو 2016. مؤرشف من الأصل في 4 يونيو 2016. تم الاطلاع عليه في 23 مايو 2016 .
  40. ↑ "تحديات ذاكرة الوصول العشوائي الديناميكية بتقنية 1xnm" . هندسة أشباه الموصلات . 18 فبراير 2016. تم الاطلاع عليه بتاريخ 28 يونيو 2016 .
  41. 1 2 3 شاه، أغام (12 أبريل 2013). "تأخيرات في اعتماد ذاكرة DDR4" . أخبار IDG . تم الاطلاع عليه بتاريخ 22 أبريل 2013 .
  42. ↑ "هاسويل-إي - الكشف عن أول معالج مكتبي ثماني النواة من إنتل" . TechPowerUp . 
  43. ↑ "معالجات Zen من AMD ستضم ما يصل إلى 32 نواة، وذاكرة DDR4 ثمانية القنوات" . 12 فبراير 2016.
  44. 1 2 سوينبورن، ريتشارد (26 أغسطس 2010). "DDR4: ما يمكن توقعه" . بت تك . تم الاسترجاع في 28 أبريل 2011 .الصفحة 1 ، 2 ، 3 .
  45. 1 2 "JEDEC تعلن عن تطوير مجموعة واسعة من معايير الدوائر المتكاملة ثلاثية الأبعاد" (بيان صحفي). JEDEC . 17 مارس 2011. تاريخ الاطلاع: 26 أبريل 2011 .
  46. ↑ تان، غوتمان؛ تان، ريف (2008). تقنية معالجة الدوائر المتكاملة ثلاثية الأبعاد على مستوى الرقاقة . سبرينغر. ص 278 (الأقسام 12.3.4-12.3.5). ISBN  978-0-38776534-1.
  47. ↑ JESD79-4 – معيار JEDEC لذاكرة DDR4 SDRAM، سبتمبر 2012 (ملف PDF) ، X devs، مؤرشف من الأصل (ملف PDF) بتاريخ 4 مارس 2016 ، تم استرجاعه بتاريخ 19 سبتمبر 2015.
  48. 1 2 3 بلاند، رود (6 سبتمبر 2019). "ما هي أنواع الذاكرة (RAM) المختلفة؟" .
  49. 1 2 معيار JEDEC JESD79-4: ذاكرة الوصول العشوائي الديناميكية المتزامنة DDR4 ، جمعية JEDEC لتكنولوجيا الحالة الصلبة، سبتمبر 2012 ، تم الاطلاع عليه بتاريخ 11-10-2012اسم المستخدم " cypherpunks " وكلمة المرور "cypherpunks" سيسمحان بالتنزيل.
  50. ↑ معيار JEDEC JESD79-4B: ذاكرة DDR4 SDRAM (ملف PDF) ، جمعية JEDEC لتكنولوجيا الحالة الصلبة، يونيو 2017 ، تاريخ الاطلاع 18 أغسطس 2017اسم المستخدم " cypherpunks " وكلمة المرور "cypherpunks" سيسمحان بالتنزيل.
  51. ↑ لينش، ستيفن (19 يونيو 2017). "جي سكيل تُقدّم ذاكرة DDR4-4800 فائقة السرعة في معرض كومبيوتكس" . تومز هاردوير .
  52. ١ ٢ ٣ ٤ "هل تريد معرفة آخر المستجدات حول ذاكرة الوصول العشوائي الديناميكية DDR4؟ إليك بعض الإجابات التقنية من فريق Micron التي تهم مصممي الدوائر المتكاملة والأنظمة ولوحات الدوائر المطبوعة" . تقرير Denali Memory، موقع إلكتروني متخصص في تقارير سوق الذاكرة. ٢٦ يوليو ٢٠١٢. مؤرشف من الأصل في ٢ ديسمبر ٢٠١٣. تم الاطلاع عليه بتاريخ ٢٢ أبريل ٢٠١٣ .
  53. ↑ MO-309E (PDF) (ورقة بيضاء)، JEDEC ، تم الاطلاع عليه في 20 أغسطس 2014.
  54. ↑ "ورقة بيانات ذاكرة الوصول العشوائي الديناميكية المتزامنة من نوع DDR4 (MTA18ASF1G72HZ، سعة 8 جيجابايت)" (ملف PDF) . شركة مايكرون تكنولوجي . 10 سبتمبر 2014. مؤرشفة من النسخة الأصلية (ملف PDF) بتاريخ 29 نوفمبر 2014. تم الاطلاع عليها بتاريخ 20 نوفمبر 2014 .
  55. ↑ "كيف تخطط إنتل للانتقال بين DDR3 وDDR4 للاستخدام العام" . Tech Power Up .
  56. ↑ دينمان، فرانك (25 فبراير 2015). "نظرة معمقة على الذاكرة: ذاكرة DDR4" . frankdenneman.nl . تم الاطلاع عليه بتاريخ 14 مايو 2017 .
  57. ^ "Arbeitsspeicher: DDR5 nähert sich langsam der Marktreife" . جوليم.دي .
  58. ^ ريسكا ، فولكر (16 مارس 2018). ""انتهى DDR": HBM3/HBM4 يجلب Bandbreite für High-End-Systeme" . ComputerBase .
  59. ↑ "ما وراء DDR4: الاختلافات بين Wide I/O وHBM وHybrid Memory Cube" . إكستريم تك . 20 يناير 2015. تم الاطلاع عليه بتاريخ 25 يناير 2015 .
  60. ↑ "شركة Xilinx المحدودة - وداعًا لذاكرة DDR، مرحبًا بالذاكرة التسلسلية" . EPDT على الإنترنت . 
  61. ↑ شميتز، تمارا (27 أكتوبر 2014). "صعود الذاكرة التسلسلية ومستقبل ذاكرة الوصول العشوائي الديناميكية" (ملف PDF) . تم الاطلاع عليه في 1 مارس 2015 .
  62. ↑"Bye-Bye DDRn Protocol?". SemiWiki.
  63. ↑"DRAM will live on as DDR5 memory is slated to reach computers in 2020".