النقل الفائق

HyperTransport ( HT )، والمعروف سابقًا باسم Lightning Data Transport ، هي تقنية لربط معالجات الكمبيوتر . وهي عبارة عن رابط ثنائي الاتجاه متسلسل / متوازي عالي النطاق الترددي ومنخفض الكمون من نقطة إلى نقطة تم تقديمه في 2 أبريل 2001. ^[1] يتولى اتحاد HyperTransport مسؤولية الترويج لتقنية HyperTransport وتطويرها.

يُعرف HyperTransport بشكل أفضل باعتباره بنية ناقل النظام لوحدات المعالجة المركزية (CPUs) من AMD من Athlon 64 إلى AMD FX وشرائح اللوحة الأم المرتبطة بها . كما تم استخدام HyperTransport من قبل IBM و Apple لأجهزة Power Mac G5 ، بالإضافة إلى عدد من أنظمة MIPS الحديثة.

ظلت المواصفات الحالية HTX 3.1 قادرة على المنافسة لعام 2014 مع  ذاكرة الوصول العشوائي DDR4 عالية السرعة (2666 و 3200 MT /s أو حوالي 10.4 جيجابايت / ثانية و 12.8 جيجابايت / ثانية) وتقنية ذاكرة الوصول العشوائي الفلاش ULLtraDIMM PCIe SSDs الأبطأ (حوالي 1 جيجابايت / ثانية [1] مماثلة لذاكرة الوصول العشوائي الفلاش ULLtraDIMM عالية الأداء ) ^{[ يحتاج إلى توضيح ]} - مجموعة أوسع من سرعات ذاكرة الوصول العشوائي على ناقل وحدة المعالجة المركزية المشترك من أي ناقل أمامي من Intel . تتطلب تقنيات Intel أن يكون لكل نطاق سرعة من ذاكرة الوصول العشوائي واجهته الخاصة، مما يؤدي إلى تصميم لوحة أم أكثر تعقيدًا ولكن مع عدد أقل من الاختناقات. يمكن أن تعمل HTX 3.1 بسرعة 26 جيجابايت / ثانية كحافلة موحدة لما يصل إلى أربع وحدات DDR4 تعمل بأسرع السرعات المقترحة. بعد ذلك، قد تتطلب ذاكرة الوصول العشوائي DDR4 حافلتين أو أكثر من حافلتي HTX 3.1 مما يقلل من قيمتها كوسيلة نقل موحدة.

يأتي HyperTransport بأربعة إصدارات—1.x، و2.0، و3.0، و3.1—تتراوح سرعتها من 200 ميجاهرتز إلى 3.2 جيجاهرتز. كما أنه اتصال DDR أو " معدل بيانات مزدوج "، مما يعني أنه يرسل البيانات على كل من الحواف الصاعدة والهابطة لإشارة الساعة . وهذا يسمح بمعدل بيانات أقصى يبلغ 6400 ميجاهرتز/ثانية عند التشغيل بتردد 3.2 جيجاهرتز. يتم التفاوض على تردد التشغيل تلقائيًا مع شريحة اللوحة الأم (الجسر الشمالي) في الحوسبة الحالية.  

يدعم HyperTransport عرض بت يتم التفاوض عليه تلقائيًا، ويتراوح من 2 إلى 32 بت لكل رابط؛ وهناك رابطان أحاديا الاتجاه لكل ناقل HyperTransport. ومع ظهور الإصدار 3.1، باستخدام روابط 32 بت كاملة والاستفادة من تردد التشغيل الكامل لمواصفات HyperTransport 3.1، يبلغ معدل النقل النظري 25.6  جيجابايت /ثانية (3.2 جيجاهرتز × 2 نقل لكل دورة ساعة × 32 بت لكل رابط) لكل اتجاه، أو 51.2 جيجابايت/ثانية من الإنتاجية المجمعة، مما يجعله أسرع من معظم معايير الناقل الحالية لمحطات عمل الكمبيوتر والخوادم وكذلك يجعله أسرع من معظم معايير الناقل للحوسبة والشبكات عالية الأداء.

يمكن دمج الروابط ذات العرض المتنوع معًا في تكوين نظام واحد كما هو الحال في رابط 16 بت إلى وحدة معالجة مركزية أخرى ورابط 8 بت إلى جهاز محيطي، مما يسمح بربط أوسع بين وحدات المعالجة المركزية وربط أقل نطاقًا تردديًا بالأجهزة المحيطية حسب الاقتضاء. كما يدعم تقسيم الرابط، حيث يمكن تقسيم رابط 16 بت واحد إلى رابطين 8 بت. تتميز هذه التقنية أيضًا عادةً بزمن انتقال أقل من الحلول الأخرى بسبب تكلفتها المنخفضة.

كهربائيًا، يشبه HyperTransport إشارات التفاضل ذات الجهد المنخفض (LVDS) التي تعمل عند 1.2 فولت. ^{[2] أضاف HyperTransport 2.0} إزالة التركيز على المرسل بعد المؤشر . أضاف HyperTransport 3.0 محاذاة طور التشفير والمستقبل بالإضافة إلى إزالة التركيز الاختياري على المرسل السابق.

تعتمد تقنية HyperTransport على الحزم ، حيث تتكون كل حزمة من مجموعة من الكلمات التي يبلغ طولها 32 بتًا ، بغض النظر عن العرض المادي للرابط. تحتوي الكلمة الأولى في الحزمة دائمًا على حقل أوامر. تحتوي العديد من الحزم على عنوان بطول 40 بتًا. يتم إضافة حزمة تحكم إضافية بطول 32 بتًا في البداية عندما يكون من المطلوب استخدام عنوان بطول 64 بتًا. يتم إرسال حمولة البيانات بعد حزمة التحكم. يتم دائمًا حشو عمليات النقل إلى مضاعفات 32 بتًا، بغض النظر عن طولها الفعلي.

تدخل حزم HyperTransport إلى الترابط في أجزاء تُعرف بأوقات البت. ويعتمد عدد أزمنة البت المطلوبة على عرض الرابط. كما يدعم HyperTransport رسائل إدارة النظام، ومقاطعات الإشارة، وإصدار المجسات للأجهزة أو المعالجات المجاورة، ومعاملات الإدخال/الإخراج ، ومعاملات البيانات العامة. هناك نوعان من أوامر الكتابة المدعومة: المنشورة وغير المنشورة. لا تتطلب الكتابة المنشورة استجابة من الهدف. وعادةً ما يستخدم هذا للأجهزة ذات النطاق الترددي العالي مثل حركة مرور الوصول إلى الذاكرة الموحدة أو عمليات نقل الوصول المباشر إلى الذاكرة . تتطلب الكتابة غير المنشورة استجابة من المستقبل في شكل استجابة "تم الانتهاء من الهدف". تتطلب عمليات القراءة أيضًا استجابة تحتوي على بيانات القراءة. يدعم HyperTransport نموذج ترتيب المستهلك/المنتج PCI.

كما يسهل HyperTransport إدارة الطاقة لأنه متوافق مع مواصفات Advanced Configuration وPower Interface . وهذا يعني أن التغييرات في حالات سكون المعالج (حالات C) يمكن أن تشير إلى تغييرات في حالات الجهاز (حالات D)، على سبيل المثال إيقاف تشغيل الأقراص عندما تنتقل وحدة المعالجة المركزية إلى وضع السكون. أضاف HyperTransport 3.0 قدرات إضافية للسماح لوحدة تحكم إدارة الطاقة المركزية بتنفيذ سياسات إدارة الطاقة.

الاستخدام الأساسي لـ HyperTransport هو استبدال ناقل الجانب الأمامي المحدد من Intel ، والذي يختلف لكل نوع من معالجات Intel. على سبيل المثال، لا يمكن توصيل Pentium بناقل PCI Express مباشرةً، ولكن يجب أولاً المرور عبر محول لتوسيع النظام. يجب أن يتصل ناقل الجانب الأمامي الخاص من خلال محولات للحافلات القياسية المختلفة، مثل AGP أو PCI Express. يتم تضمينها عادةً في وظائف وحدة التحكم المعنية، وهي الجسر الشمالي والجسر الجنوبي .

على النقيض من ذلك، فإن HyperTransport عبارة عن مواصفات مفتوحة، تم نشرها بواسطة اتحاد شركات متعدد. سوف تعمل شريحة محول HyperTransport واحدة مع مجموعة واسعة من المعالجات الدقيقة التي تدعم HyperTransport.

استخدمت AMD تقنية HyperTransport لاستبدال ناقل الجانب الأمامي في عائلات المعالجات الدقيقة Opteron و Athlon 64 و Athlon II و Sempron 64 و Turion 64 و Phenom و Phenom II و FX .

هناك استخدام آخر لـ HyperTransport وهو كوصلة بينية لأجهزة الكمبيوتر متعددة المعالجات NUMA . استخدمت AMD HyperTransport مع امتداد تماسك ذاكرة التخزين المؤقت الملكية كجزء من بنية Direct Connect في خط معالجاتها Opteron و Athlon 64 FX ( بنية Dual Socket Direct Connect (DSDC) ). إن Infinity Fabric المستخدم مع وحدات المعالجة المركزية لخادم EPYC هو مجموعة فرعية من HyperTransport. يمتد الربط HORUS من Newisys بهذا المفهوم إلى مجموعات أكبر. يقوم جهاز Aqua من 3Leaf Systems بمحاكاة وربط وحدات المعالجة المركزية والذاكرة والمدخلات والمخرجات.

يمكن أيضًا استخدام HyperTransport كحافلة في أجهزة التوجيه والمفاتيح . تحتوي أجهزة التوجيه والمفاتيح على واجهات شبكة متعددة، ويجب إعادة توجيه البيانات بين هذه المنافذ بأسرع ما يمكن. على سبيل المثال،  يحتاج جهاز توجيه Ethernet بأربعة منافذ بسرعة 1000 ميجابت /ثانية إلى 8000 ميجابت/ثانية كحد أقصى من النطاق الترددي الداخلي (1000 ميجابت/ثانية × 4 منافذ × اتجاهين) - يتجاوز HyperTransport بشكل كبير النطاق الترددي الذي يتطلبه هذا التطبيق. ومع ذلك، فإن جهاز توجيه 10 جيجابت بـ 4 + 1 منفذ سيتطلب 100 جيجابت/ثانية من النطاق الترددي الداخلي. أضف إلى ذلك 8 هوائيات 802.11ac ومعيار WiGig 60 جيجاهرتز (802.11ad) ويصبح HyperTransport أكثر جدوى (مع استخدام ما بين 20 و24 حارة للنطاق الترددي المطلوب).

كانت مشكلة زمن الوصول وعرض النطاق الترددي بين وحدات المعالجة المركزية والمعالجات المساعدة عادةً هي العقبة الرئيسية أمام تنفيذها عمليًا. ظهرت معالجات مساعدة مثل FPGAs يمكنها الوصول إلى ناقل HyperTransport وتصبح مدمجة على اللوحة الأم. تدعم FPGAs من الجيل الحالي من كلا المصنعين الرئيسيين ( Altera و Xilinx ) واجهة HyperTransport بشكل مباشر، ولديها نوى IP متاحة. تأخذ شركات مثل XtremeData، Inc. و DRC هذه FPGAs (Xilinx في حالة DRC) وتنشئ وحدة تسمح لـ FPGAs بالتوصيل مباشرة بمقبس Opteron.

بدأت AMD مبادرة باسم Torrenza في 21 سبتمبر 2006، لتعزيز استخدام HyperTransport للبطاقات الإضافية والمعالجات المساعدة . فتحت هذه المبادرة "Socket F" الخاص بها للوحات الإضافية مثل تلك من XtremeData وDRC.

أصدر اتحاد HyperTransport مواصفات موصل تسمح لجهاز محيطي قائم على فتحة بالاتصال المباشر بمعالج دقيق باستخدام واجهة HyperTransport. يُعرف هذا باسم HyperTransport X Pansion ( HTX ). باستخدام نسخة معكوسة من نفس الموصل الميكانيكي كفتحة PCI Express ذات 16 مسارًا ( بالإضافة إلى موصل x1 لدبابيس الطاقة)، ​​يسمح HTX بتطوير بطاقات إضافية تدعم الوصول المباشر إلى وحدة المعالجة المركزية و DMA إلى ذاكرة الوصول العشوائي للنظام . كانت البطاقة الأولية لهذه الفتحة هي QLogic InfiniPath InfiniBand HCA. أصدرت IBM و HP ، من بين آخرين، أنظمة متوافقة مع HTX.

يقتصر معيار HTX الأصلي على 16  بت و800  ميجا هرتز. ^[3]

في أغسطس 2008، أصدر اتحاد HyperTransport Consortium إصدار HTX3، الذي يمدد معدل ساعة HTX إلى 2.6 جيجاهرتز (5.2 جيجاهرتز/ثانية، 10.7 جيجاهرتز، معدل بيانات حقيقي 5.2 جيجاهرتز، معدل تحرير 3 ميجاهرتز/ثانية) ويحتفظ بالتوافق مع الإصدارات السابقة. ^[4]

تم تعريف موصل اختبار "DUT" ^[5] لتمكين الربط بين أنظمة الاختبار الوظيفية القياسية.

• وحدات المعالجة المركزية المستندة إلى AMD AMD64 وDirect Connect Architecture
• شرائح AMD
  • سلسلة AMD-8000
  • سلسلة AMD 480
  • سلسلة AMD 580
  • سلسلة AMD 690
  • سلسلة AMD 700
  • سلسلة AMD 800
  • سلسلة AMD 900
• شرائح ATI
  • ATI Radeon Xpress 200 لمعالج AMD
  • ATI Radeon Xpress 3200 لمعالج AMD
• وحدات تحكم الإدخال/الإخراج HyperTransport System من Broadcom (ثم ServerWorks )
  • إتش تي-2000
  • إتش تي-2100
• معالجات Cisco QuantumFlow
• ht_tunnel من مشروع OpenCores (ترخيص MPL)
• شرائح IBM CPC925 وCPC945 ( جسور PowerPC 970 الشمالية )
• معالج Loongson -3 MIPS
• شرائح NVIDIA nForce
  • سلسلة nForce و nForce2 (رابط بين الجسر الشمالي والجسر الجنوبي)
  • معالجات الوسائط والاتصالات (MCPs) من nForce Professional
  • سلسلة nForce 3
  • سلسلة nForce 4
  • سلسلة إن فورس 500
  • سلسلة إن فورس 600
  • سلسلة إن فورس 700
  • سلسلة إن فورس 900
• وحدة المعالجة المركزية PMC-Sierra RM9000X2 MIPS
• باور ماك G5 ^[6]
• معالجات خيوط رازا
• وحدات المعالجة المركزية SiByte MIPS من Broadcom
• وحدات المعالجة المركزية Transmeta TM8000 Efficeon
• شرائح VIA من سلسلة K8

نسخة HyperTransport	سنة	الحد الأقصى لتردد HT	الحد الأقصى لعرض الرابط	الحد الأقصى للنطاق الترددي الإجمالي (جيجابايت/ثانية)
				ثنائي الاتجاه	16 بت أحادي الاتجاه	32 بت أحادي الاتجاه*
1.0	2001	800 ميجا هرتز	32 بت	12.8	3.2	6.4
1.1	2002	800 ميجا هرتز	32 بت	12.8	3.2	6.4
2.0	2004	1.4 جيجاهرتز	32 بت	22.4	5.6	11.2
3.0	2006	2.6 جيجاهرتز	32 بت	41.6	10.4	20.8
3.1	2008	3.2 جيجاهرتز	32 بت	51.2	12.8	25.6

* تستخدم معالجات AMD Athlon 64 وAthlon 64 FX و Athlon 64 X2 وAthlon X2 و Athlon II وPhenom و Phenom II و Sempron وسلسلة Turion والإصدارات الأحدث رابط HyperTransport واحدًا بطول 16 بتًا. تستخدم معالجات AMD Athlon 64 FX ( 1207 ) و Opteron ما يصل إلى ثلاثة روابط HyperTransport بطول 16 بتًا. تتراوح معدلات الساعة الشائعة لهذه الروابط بين 800 ميجا هرتز و1 جيجا هرتز (الأنظمة القديمة ذات المقبس الواحد والمتعدد على روابط 754/939/940) و1.6 جيجا هرتز إلى 2.0 جيجا هرتز (الأنظمة الحديثة ذات المقبس الواحد على روابط AM2+/AM3—معظم وحدات المعالجة المركزية الحديثة تستخدم 2.0 جيجا هرتز). في حين أن HyperTransport نفسه قادر على روابط بعرض 32 بتًا، إلا أن هذا العرض لا يستخدمه حاليًا أي معالجات AMD. ومع ذلك، لا تستخدم بعض الشرائح حتى العرض الذي تستخدمه المعالجات بطول 16 بتًا. وتشمل هذه الأجهزة Nvidia nForce3 150، وnForce3 Pro 150، و ULi M1689—التي تستخدم رابط HyperTransport تنازلي بطول 16 بت ولكنها تحد من رابط HyperTransport التصاعدي إلى 8 بت.  

كان هناك بعض الارتباك التسويقي ^{[ بحاجة لمصدر ]} بين استخدام HT للإشارة إلى Hyper Transport والاستخدام اللاحق لـ HT للإشارة إلى ميزة Hyper-Threading من Intel في بعض معالجات Intel Core المستندة إلى Pentium 4 والمعالجات الأحدث المستندة إلى Nehalem وWestmere . يُعرف Hyper-Threading رسميًا باسم Hyper - Threading T chnology ( HTT ) أو HT Technology . وبسبب احتمالية حدوث هذا الارتباك، يستخدم اتحاد HyperTransport Consortium دائمًا الشكل المكتوب: "HyperTransport".

إن Infinity Fabric ( IF ) عبارة عن مجموعة فرعية من HyperTransport أعلنت عنها AMD في عام 2016 كوصلة بين وحدات معالجة الرسوميات ووحدات المعالجة المركزية. كما يمكن استخدامه كوصلة بين الرقائق للاتصال بين وحدات المعالجة المركزية ووحدات معالجة الرسوميات (بالنسبة لهندسة النظام غير المتجانسة )، وهو ترتيب يُعرف باسم Infinity Architecture . ^{[7] [8] [9]} قالت الشركة إن Infinity Fabric سيتوسع من 30  جيجابايت/ثانية إلى 512  جيجابايت/ثانية، وسيتم استخدامه في وحدات المعالجة المركزية المستندة إلى Zen ووحدات معالجة الرسوميات Vega التي تم إصدارها لاحقًا في عام 2017.

في وحدات المعالجة المركزية Zen و Zen+ ، يتم تشغيل وصلات البيانات "SDF" بنفس تردد ساعة ذاكرة DRAM (MEMCLK)، وهو قرار تم اتخاذه لإزالة زمن الوصول الناتج عن سرعات الساعة المختلفة. ونتيجة لذلك، فإن استخدام وحدة ذاكرة وصول عشوائي أسرع يجعل الناقل بأكمله أسرع. يبلغ عرض الروابط 32 بت، كما هو الحال في HT، ولكن يتم إجراء 8 عمليات نقل لكل دورة (حزم 128 بت) مقارنة بالـ 2 الأصلية. يتم إجراء تغييرات كهربائية لتحقيق كفاءة طاقة أعلى. ^[10] في وحدات المعالجة المركزية Zen 2 و Zen 3 ، يكون ناقل IF على ساعة منفصلة، ​​إما بنسبة 1:1 أو 2:1 لساعة DRAM، بسبب مشاكل Zen المبكرة مع DRAM عالية السرعة التي تؤثر على سرعة IF، وبالتالي استقرار النظام. كما تم مضاعفة عرض الناقل. ^[11] في وحدات المعالجة المركزية Zen 4 والإصدارات الأحدث، يكون ناقل IF قادرًا على العمل بساعة غير متزامنة مع DRAM، للسماح بسرعات الساعة الأعلى التي يمكن لـ DDR5 تحقيقها. ^[12]

• ناقل واجهة مرن
• قناة الألياف
• حافلة أمامية
• تقنية Intel QuickPath Interconnect
• قائمة معدلات بت الواجهة
• بي سي اي اكسبريس
• رابيد آي أو
• أجيسا

• HyperTransport Consortium (الصفحة الرئيسية)، تم أرشفتها من الأصل في 22 أغسطس 2008 ، تم استرجاعها في 2 نوفمبر 2002
• "التكنولوجيا"، هايبر ترانسبورت^{[ رابط ميت دائم ]} .
• "المواصفات الفنية"، HyperTransport ، تم أرشفتها من الأصل في 22 أغسطس 2008
• مركز التميز للنقل الفائق (باللغة الألمانية)، جامعة HD، تم أرشفته من الأصل في 29 أكتوبر 2008 ، تم استرجاعه في 4 سبتمبر 2008