ذاكرة الوصول العشوائي الساكنة

الموسوعة الحرة
شريحة ذاكرة وصول عشوائي ثابتة من نسخة مقلدة لنظام Nintendo Entertainment System (2K × 8 بت)
أنواع ذاكرة الكمبيوتر وتخزين البيانات
عام
متقلب
كبش
تاريخي
غير متطاير
ذاكرة للقراءة فقط
NVRAM
Early-stage NVRAM
Analog recording
Optical
In development
Historical
  • v
  • t
  • e

ذاكرة الوصول العشوائي الساكنة ( RAM أو SRAM الساكنة ) هي نوع من ذاكرة الوصول العشوائي (RAM) التي تستخدم دارات قفل (flip-flop) لتخزين كل بت. ذاكرة الوصول العشوائي الساكنة هي ذاكرة متقلبة ؛ حيث يتم فقدان البيانات عند إزالة الطاقة.

يميز المصطلح الثابت بين SRAM و DRAM ( ذاكرة الوصول العشوائي الديناميكية ):

تاريخ

تم اختراع ذاكرة الوصول العشوائي الساكنة ثنائية القطب شبه الموصلة في عام 1963 بواسطة روبرت نورمان في شركة فيرتشايلد سيميكوندكتور . [1] تم اختراع ذاكرة الوصول العشوائي الساكنة ثنائية القطب شبه الموصلة (MOS-SRAM) في عام 1964 بواسطة جون شميدت في شركة فيرتشايلد سيميكوندكتور. كانت ذاكرة الوصول العشوائي الساكنة ثنائية القطب شبه الموصلة ذات 64 بت. [2] [3]

كانت ذاكرة الوصول العشوائي الساكنة هي المحرك الرئيسي وراء أي عملية تصنيع جديدة تعتمد على تقنية CMOS منذ ستينيات القرن العشرين، عندما تم اختراع CMOS. [4]

في عام 1964، ابتكر أرنولد فاربر ويوجين شليغ، اللذان يعملان لدى شركة آي بي إم، خلية ذاكرة سلكية باستخدام بوابة ترانزستور ومزلاج ديود نفق . واستبدلا المزلاج بترانزستورين ومقاومين ، وهو التكوين الذي أصبح يُعرف بخلية فاربر شليغ. وفي ذلك العام، قدما إفصاحًا عن اختراع، ولكن تم رفضه في البداية. [5] [6] في عام 1965، ابتكر بنيامين أغوستا وفريقه في آي بي إم شريحة ذاكرة سيليكون 16 بت تعتمد على خلية فاربر شليغ، مع 80 ترانزستورًا و64 مقاومًا و4 ديودات.

في أبريل 1969، قدمت شركة إنتل أول منتج لها، وهو Intel 3101، وهي شريحة ذاكرة SRAM مخصصة لاستبدال وحدات الذاكرة الضخمة ذات النواة المغناطيسية ؛ كانت سعتها 64 بت (في الإصدارات الأولى، كان 63 بت فقط قابلة للاستخدام بسبب خلل) [7] وكانت تعتمد على ترانزستورات الوصلة ثنائية القطب [8] وقد تم تصميمها باستخدام روبيليث . [9]

صفات

على الرغم من أنه يمكن وصفها بأنها ذاكرة متقلبة ، إلا أن ذاكرة SRAM تُظهر بيانات متبقية . [10]

توفر ذاكرة الوصول العشوائي الساكنة نموذجًا بسيطًا للوصول إلى البيانات ولا تتطلب دائرة تحديث. الأداء والموثوقية جيدان واستهلاك الطاقة منخفض عند الخمول. [11]

نظرًا لأن SRAM تتطلب عددًا أكبر من الترانزستورات لكل بت للتنفيذ، فهي أقل كثافة وأكثر تكلفة من DRAM كما أنها تستهلك طاقة أعلى أثناء القراءة أو الكتابة. يختلف استهلاك الطاقة لـ SRAM بشكل كبير اعتمادًا على عدد مرات الوصول إليها. [11]

التطبيقات

خلايا ذاكرة الوصول العشوائي الساكنة على شريحة متحكم STM32F103VGT6 كما تظهر بواسطة المجهر الإلكتروني الماسح . تم تصنيعها بواسطة شركة STMicroelectronics باستخدام عملية 180 نانومتر . يمكن رؤية طوبولوجيا الخلايا بوضوح.
صورة مقارنة لخلايا SRAM مقاس 180 نانومتر على متحكم STM32F103VGT6 كما تظهر بواسطة المجهر الضوئي

الاستخدام المضمن

تحتوي العديد من فئات الأنظمة الفرعية الصناعية والعلمية، والإلكترونيات الخاصة بالسيارات، والأنظمة المضمنة المماثلة ، على ذاكرة وصول عشوائي ثابتة (SRAM)، والتي قد يشار إليها في هذا السياق باسم ESRAM . [12] كما يتم تضمين كمية معينة (كيلوبايت أو أقل) في جميع الأجهزة الحديثة والألعاب وما إلى ذلك التي تنفذ واجهة مستخدم إلكترونية.

تُستخدم ذاكرة SRAM في شكلها ثنائي المنفذ في بعض الأحيان لدوائر معالجة الإشارات الرقمية في الوقت الفعلي . [13]

في أجهزة الكمبيوتر

تُستخدم ذاكرة الوصول العشوائي الساكنة أيضًا في أجهزة الكمبيوتر الشخصية ومحطات العمل وأجهزة التوجيه والمعدات الطرفية: ملفات سجل وحدة المعالجة المركزية ، وذاكرات التخزين المؤقتة الداخلية لوحدة المعالجة المركزية ، وذاكرات التخزين المؤقتة الداخلية لوحدة معالجة الرسومات ، وذاكرات التخزين المؤقتة الخارجية لوضع الاندفاع SRAM، ومخازن القرص الصلب ، ومخازن جهاز التوجيه ، وما إلى ذلك . تستخدم شاشات LCD والطابعات أيضًا ذاكرة الوصول العشوائي الساكنة عادةً لتخزين الصورة المعروضة (أو المراد طباعتها). يمكن أن تحتوي شاشات LCD على ذاكرة وصول عشوائي الساكنة في وحدات تحكم LCD الخاصة بها. استُخدمت ذاكرة الوصول العشوائي الساكنة للذاكرة الرئيسية للعديد من أجهزة الكمبيوتر الشخصية المبكرة مثل ZX80 و TRS-80 Model 100 و VIC-20 .

استخدمت بعض بطاقات الذاكرة المبكرة في أواخر الثمانينيات وأوائل التسعينيات ذاكرة SRAM كوسيلة تخزين، وهو ما تطلب بطارية ليثيوم للاحتفاظ بمحتويات ذاكرة SRAM. [14] [15]

مُدمج على الشريحة

يمكن دمج SRAM على الشريحة من أجل:

الهواة

غالبًا ما يفضل الهواة، وخاصة المتحمسين للمعالجات التي يتم بناؤها في المنزل، [16] ذاكرة الوصول العشوائي الساكنة نظرًا لسهولة التعامل معها. فهي أسهل كثيرًا في التعامل معها من ذاكرة الوصول العشوائي الديناميكية حيث لا توجد دورات تحديث وغالبًا ما يمكن الوصول إلى حافلات العناوين والبيانات بشكل مباشر. [ بحاجة لمصدر ] بالإضافة إلى الحافلات وتوصيلات الطاقة، تتطلب ذاكرة الوصول العشوائي الساكنة عادةً ثلاثة عناصر تحكم فقط: تمكين الشريحة (CE) وتمكين الكتابة (WE) وتمكين الإخراج (OE). في ذاكرة الوصول العشوائي الساكنة المتزامنة، يتم أيضًا تضمين الساعة (CLK). [17]

أنواع SRAM

ذاكرة الوصول العشوائي الساكنة غير المتطايرة

تتمتع ذاكرة SRAM غير المتطايرة (nvSRAM) بوظيفة SRAM قياسية، ولكنها تحفظ البيانات عند انقطاع مصدر الطاقة، مما يضمن الحفاظ على المعلومات الهامة. تُستخدم ذاكرة nvSRAM في مجموعة واسعة من المواقف - الشبكات، والفضاء، والطبية، من بين العديد من المواقف الأخرى [18]  - حيث يكون الحفاظ على البيانات أمرًا بالغ الأهمية وحيث تكون البطاريات غير عملية.

ذاكرة الوصول العشوائي شبه الثابتة

ذاكرة الوصول العشوائي شبه الثابتة (PSRAM) عبارة عن ذاكرة وصول عشوائي ديناميكية مدمجة مع دائرة تحديث ذاتية. [19] تظهر خارجيًا على أنها ذاكرة وصول عشوائي ثابتة أبطأ، وإن كانت تتميز بميزة الكثافة والتكلفة مقارنة بذاكرة الوصول العشوائي الثابتة الحقيقية، وبدون تعقيد الوصول الموجود في ذاكرة الوصول العشوائي الديناميكية.

حسب نوع الترانزستور

حسب النظام العددي

حسب الوظيفة

  • غير متزامن  – مستقل عن تردد الساعة؛ يتم التحكم في البيانات الداخلة والخارجة من خلال انتقال العنوان. تشمل الأمثلة الرقائق 8K × 8 و32K × 8 ذات 28 سنًا (غالبًا ولكن ليس دائمًا ما يتم تسميتها بشيء مثل 6264 و62C256 على التوالي)، بالإضافة إلى منتجات مماثلة تصل إلى 16 ميجابت لكل شريحة.
  • متزامن  – يتم بدء جميع التوقيتات بواسطة حواف الساعة. يتم ربط العناوين والبيانات الواردة وإشارات التحكم الأخرى بإشارات الساعة.

في تسعينيات القرن العشرين، كانت ذاكرة الوصول العشوائي الساكنة غير المتزامنة تُستخدم للوصول السريع إلى البيانات. واستُخدمت ذاكرة الوصول العشوائي الساكنة غير المتزامنة كذاكرة رئيسية للمعالجات المضمنة الصغيرة الخالية من ذاكرة التخزين المؤقت المستخدمة في كل شيء بدءًا من الإلكترونيات الصناعية وأنظمة القياس إلى الأقراص الصلبة ومعدات الشبكات، من بين العديد من التطبيقات الأخرى. وفي الوقت الحاضر، تُستخدم ذاكرة الوصول العشوائي الساكنة المتزامنة (مثل DDR SRAM) بشكل مشابه لذاكرة الوصول العشوائي الديناميكية المتزامنة - تُستخدم ذاكرة DDR SDRAM بدلاً من ذاكرة الوصول العشوائي الساكنة غير المتزامنة . وتكون واجهة الذاكرة المتزامنة أسرع كثيرًا حيث يمكن تقليل وقت الوصول بشكل كبير من خلال استخدام بنية خط الأنابيب . وعلاوة على ذلك، ونظرًا لأن ذاكرة الوصول العشوائي الساكنة أرخص بكثير من ذاكرة الوصول العشوائي الساكنة، فغالبًا ما يتم استبدال ذاكرة الوصول العشوائي الساكنة بذاكرة الوصول العشوائي الساكنة، وخاصةً في حالة الحاجة إلى حجم كبير من البيانات. ومع ذلك، تكون ذاكرة الوصول العشوائي الساكنة أسرع بكثير للوصول العشوائي (وليس الوصول الكتلي/المتتابع). لذلك، تُستخدم ذاكرة الوصول العشوائي الساكنة بشكل أساسي لذاكرة التخزين المؤقت لوحدة المعالجة المركزية أو الذاكرة الصغيرة على الشريحة أو وحدات FIFO أو غيرها من المخازن المؤقتة الصغيرة.

حسب الميزة

  • دورة تشغيل الحافلة الصفرية (ZBT) - الدورة هي عدد دورات الساعة التي يستغرقها تغيير الوصول إلى ذاكرة الوصول العشوائي الساكنة من الكتابة إلى القراءة والعكس صحيح. دورة تشغيل ذاكرة الوصول العشوائي الساكنة الساكنة ZBT أو زمن الانتقال بين دورة القراءة والكتابة هي صفر.
  • syncBurst (syncBurst SRAM أو synchronous-burst SRAM) – يتميز بإمكانية الوصول إلى الكتابة المتزامنة إلى SRAM لزيادة عملية الكتابة إلى SRAM.
  • DDR SRAM – متزامن، منفذ قراءة/كتابة واحد، معدل بيانات مزدوج للإدخال/الإخراج.
  • ذاكرة SRAM رباعية المعدلات  – متزامنة، منافذ قراءة وكتابة منفصلة، ​​معدل بيانات رباعي I/O.

تصميم

خلية ذاكرة SRAM من نوع CMOS مكونة من ستة ترانزستورات. WL: سطر الكلمات. BL: سطر البتات.

تتكون خلية SRAM النموذجية من ستة ترانزستورات MOSFET ، وغالبًا ما تسمى خلية SRAM 6T . يتم تخزين كل بت في الخلية على أربعة ترانزستورات (M1 وM2 وM3 وM4) تشكل عاكسين مقترنين. تحتوي خلية التخزين هذه على حالتين مستقرتين تُستخدمان للإشارة إلى 0 و1. يعمل ترانزستوران إضافيان للوصول على التحكم في الوصول إلى خلية التخزين أثناء عمليات القراءة والكتابة. SRAM 6T هو النوع الأكثر شيوعًا من SRAM. [20] بالإضافة إلى SRAM 6T، تستخدم أنواع أخرى من SRAM 4، 5، 7، [21] 8، 9، [20] 10 [22] (4T، 5T، 7T 8T، 9T، 10T SRAM)، أو المزيد من الترانزستورات لكل بت. [23] [24] [25] تعد ذاكرة الوصول العشوائي الساكنة ذات الترانزستورات الأربعة شائعة جدًا في أجهزة ذاكرة الوصول العشوائي الساكنة المستقلة (على عكس ذاكرة الوصول العشوائي الساكنة المستخدمة في ذاكرة التخزين المؤقت لوحدة المعالجة المركزية)، والتي يتم تنفيذها في عمليات خاصة مع طبقة إضافية من البولي سيليكون ، مما يسمح بمقاومات سحب عالية المقاومة للغاية. [26] العيب الرئيسي لاستخدام ذاكرة الوصول العشوائي الساكنة ذات الترانزستورات الأربعة هو زيادة الطاقة الساكنة بسبب تدفق التيار المستمر عبر أحد ترانزستورات السحب للأسفل (M1 أو M2).

توفر ذاكرة الوصول العشوائي الساكنة ذات الترانزستورات الأربعة مزايا في الكثافة على حساب تعقيد التصنيع. يجب أن تكون المقاومات ذات أبعاد صغيرة وقيم كبيرة.

يتم استخدام هذا في بعض الأحيان لتنفيذ أكثر من منفذ (قراءة و/أو كتابة)، وهو ما قد يكون مفيدًا في أنواع معينة من ذاكرة الفيديو وملفات التسجيل التي يتم تنفيذها باستخدام دارات SRAM متعددة المنافذ.

بشكل عام، كلما قل عدد الترانزستورات المطلوبة لكل خلية، كلما كان حجم كل خلية أصغر. ونظرًا لأن تكلفة معالجة رقاقة السيليكون ثابتة نسبيًا، فإن استخدام خلايا أصغر وبالتالي تكديس المزيد من البتات على رقاقة واحدة يقلل من التكلفة لكل بت من الذاكرة.

من الممكن وجود خلايا ذاكرة تستخدم أقل من أربعة ترانزستورات؛ ومع ذلك، فإن مثل هذه الخلايا 3T [27] [28] أو 1T هي DRAM، وليست SRAM (حتى ما يسمى 1T-SRAM ).

يتم تمكين الوصول إلى الخلية من خلال خط الكلمات (WL في الشكل) الذي يتحكم في ترانزستوري الوصول M 5 وM 6، واللذين يتحكمان بدورهما في ما إذا كان يجب توصيل الخلية بخطوط البت: BL وBL. يتم استخدامهما لنقل البيانات لكل من عمليات القراءة والكتابة. على الرغم من أنه ليس من الضروري تمامًا وجود خطي بت، يتم عادةً توفير كل من الإشارة وعكسها من أجل تحسين هوامش الضوضاء والسرعة.

أثناء عمليات الوصول للقراءة، يتم تشغيل خطوط البتات بشكل نشط للأعلى والأسفل بواسطة العاكسات في خلية SRAM. يعمل هذا على تحسين عرض النطاق الترددي لـ SRAM مقارنةً بـ DRAM - في DRAM، يتم توصيل خط البت بمكثفات التخزين ويؤدي تقاسم الشحنة إلى تأرجح خط البت لأعلى أو لأسفل. يسمح الهيكل المتماثل لـ SRAM أيضًا بالإشارات التفاضلية ، مما يجعل تقلبات الجهد الصغيرة قابلة للاكتشاف بسهولة أكبر. هناك فرق آخر مع DRAM يساهم في جعل SRAM أسرع وهو أن الرقائق التجارية تقبل جميع بتات العنوان في وقت واحد. بالمقارنة، فإن DRAMs السلعية لها عنوان متعدد الإرسال في نصفين، أي بتات أعلى تليها بتات أقل، على نفس دبابيس الحزمة من أجل الحفاظ على حجمها وتكلفتها منخفضين.

يبلغ حجم ذاكرة SRAM التي تحتوي على m سطر عناوين و n سطر بيانات 2 مليون كلمة، أو 2 مليون  × n بت. ويبلغ حجم الكلمة الأكثر شيوعًا 8 بت، مما يعني أنه يمكن قراءة بايت واحد أو كتابته إلى كل من 2 مليون كلمة مختلفة داخل شريحة ذاكرة SRAM. تحتوي العديد من شرائح ذاكرة SRAM الشائعة على 11 سطر عناوين (وبالتالي سعة 2 × 11 = 2048 = 2 ألف كلمة) وكلمة مكونة من 8 بتات، لذلك يشار إليها باسم "ذاكرة SRAM 2k × 8".

يتم تحديد أبعاد خلية SRAM الموجودة على IC من خلال الحد الأدنى لحجم الميزة في العملية المستخدمة في صنع IC.

عملية SRAM

تحتوي خلية SRAM على ثلاث حالات:

  • وضع الاستعداد: الدائرة خاملة.
  • القراءة : تم طلب البيانات.
  • الكتابة: تحديث المحتويات.

يجب أن تتمتع ذاكرة الوصول العشوائي الساكنة (SRAM) العاملة في وضعي القراءة والكتابة بـ"قابلية القراءة" و"استقرار الكتابة" على التوالي. تعمل الحالات الثلاث المختلفة على النحو التالي:

تعليق

إذا لم يتم تأكيد خط الكلمات، فإن ترانزستورات الوصول M 5 وM 6 تفصل الخلية عن خطوط البتات. سيستمر العاكسان المقترنان المتشكلان بواسطة M 1  – M 4 في تعزيز بعضهما البعض طالما أنهما متصلان بالإمداد.

قراءة

من الناحية النظرية، تتطلب القراءة فقط تأكيد خط الكلمة WL وقراءة حالة خلية SRAM بواسطة ترانزستور وصول واحد وخط بت، على سبيل المثال M 6 وBL. ومع ذلك، فإن خطوط البت طويلة نسبيًا ولديها سعة طفيلية كبيرة . لتسريع القراءة، يتم استخدام عملية أكثر تعقيدًا في الممارسة العملية: تبدأ دورة القراءة عن طريق شحن كل من خطوط البت BL و BL مسبقًا إلى جهد مرتفع (منطقي 1 ). ثم يؤدي تأكيد خط الكلمة WL إلى تمكين كل من ترانزستورات الوصول M 5 وM 6 ، مما يتسبب في انخفاض جهد خط بت واحد BL قليلاً. بعد ذلك، سيكون بين خطوط BL و BL فرق جهد صغير. سيستشعر مكبر الاستشعار أي خط يحتوي على الجهد الأعلى وبالتالي يحدد ما إذا كان هناك 1 أو 0 مخزن. كلما زادت حساسية مكبر الاستشعار، زادت سرعة عملية القراءة. نظرًا لأن NMOS أكثر قوة، فإن السحب للأسفل أسهل. لذلك، يتم شحن خطوط البت مسبقًا تقليديًا إلى جهد عالي. يحاول العديد من الباحثين أيضًا الشحن المسبق بجهد منخفض قليلاً لتقليل استهلاك الطاقة. [29] [30]

كتابة

تبدأ دورة الكتابة بتطبيق القيمة المراد كتابتها على خطوط البت. لكتابة 0، يتم تطبيق 0 على خطوط البت، مثل ضبط BL على 1 وBL على 0. وهذا مشابه لتطبيق نبضة إعادة تعيين على مزلاج SR ، مما يتسبب في تغيير حالة القلاب. تتم كتابة 1 عن طريق عكس قيم خطوط البت. ثم يتم تأكيد WL ويتم تثبيت القيمة المراد تخزينها. يعمل هذا لأن برامج تشغيل إدخال خط البت مصممة لتكون أقوى بكثير من الترانزستورات الضعيفة نسبيًا في الخلية نفسها حتى تتمكن بسهولة من تجاوز الحالة السابقة للعاكسات المقترنة. في الممارسة العملية، يجب أن تكون ترانزستورات الوصول NMOS M 5 وM 6 أقوى من ترانزستورات NMOS السفلية (M 1 وM 3 ) أو ترانزستورات PMOS العلوية (M 2 وM 4 ). يمكن الحصول على ذلك بسهولة لأن ترانزستورات PMOS أضعف بكثير من NMOS عندما تكون بنفس الحجم. وبالتالي، عندما يتم تجاوز زوج ترانزستور واحد (على سبيل المثال M 3 وM 4 ) قليلاً فقط من خلال عملية الكتابة، يتغير أيضًا جهد بوابة زوج الترانزستورات المعاكس (M 1 وM 2 ). وهذا يعني أنه يمكن تجاوز الترانزستورين M 1 وM 2 بسهولة، وهكذا. وبالتالي، تعمل العاكسات المقترنة بشكل متقاطع على تكبير عملية الكتابة.

سلوك الحافلة

ستخرج ذاكرة الوصول العشوائي ذات زمن الوصول 70 نانوثانية بيانات صالحة في غضون 70 نانوثانية من الوقت الذي تصبح فيه أسطر العناوين صالحة. تحتوي بعض خلايا ذاكرة الوصول العشوائي الساكنة على "وضع الصفحة"، حيث يمكن قراءة كلمات الصفحة (256 أو 512 أو 1024 كلمة) بشكل متسلسل مع زمن وصول أقصر بشكل ملحوظ (عادةً ما يكون حوالي 30 نانوثانية). يتم تحديد الصفحة عن طريق ضبط أسطر العناوين العلوية ثم تتم قراءة الكلمات بشكل متسلسل من خلال الانتقال عبر أسطر العناوين السفلية.

تحديات الإنتاج

مع تقديم تطبيق ترانزستور FinFET لخلايا SRAM، بدأت تعاني من انخفاض الكفاءة بشكل متزايد في أحجام الخلايا. على مدار الثلاثين عامًا الماضية (من 1987 إلى 2017) مع انخفاض حجم الترانزستور بشكل مطرد (حجم العقدة)، تباطأ انكماش مساحة طوبولوجيا خلية SRAM نفسها، مما يجعل من الصعب تعبئة الخلايا بكثافة أكبر. [4]

بالإضافة إلى المشكلات المتعلقة بالحجم، فإن التحدي الكبير الذي تواجهه خلايا SRAM الحديثة هو تسرب التيار الساكن. يزداد التيار الذي يتدفق من الإمداد الإيجابي (V dd ) عبر الخلية وإلى الأرض بشكل كبير عندما ترتفع درجة حرارة الخلية. يحدث استنزاف طاقة الخلية في كل من الحالتين النشطة والخمول، وبالتالي إهدار الطاقة المفيدة دون القيام بأي عمل مفيد. على الرغم من أن المشكلة تمت معالجتها جزئيًا في السنوات العشرين الماضية من خلال تقنية جهد الاحتفاظ بالبيانات (DRV) بمعدلات تخفيض تتراوح من 5 إلى 10، إلا أن الانخفاض في حجم العقدة تسبب في انخفاض معدلات التخفيض إلى حوالي 2. [4]

مع هاتين المشكلتين أصبح من الصعب تطوير ذواكر SRAM كثيفة وموفرة للطاقة، مما دفع صناعة أشباه الموصلات إلى البحث عن بدائل مثل STT-MRAM و F-RAM . [4] [31]

بحث

في عام 2019، أفاد معهد فرنسي عن بحث حول دائرة متكاملة مصنعة بتقنية 28 نانومتر ومخصصة لإنترنت الأشياء . [32] كانت تعتمد على ترانزستورات عازلة من السيليكون المستنفد بالكامل (FD-SOI)، وكانت تحتوي على سكة ذاكرة SRAM ثنائية المنفذ للوصول المتزامن/غير المتزامن، وأرضية افتراضية انتقائية ( SVGND). ادعت الدراسة الوصول إلى تيار SVGND منخفض للغاية في وضعي "النوم" والقراءة عن طريق ضبط جهدها بدقة. [32]

انظر أيضا

تحتوي ويكيميديا ​​كومنز على وسائط متعلقة بـ SRAM و CMOS_RAM .

مراجع

  1. ^ "1966: ذاكرة الوصول العشوائي شبه الموصلة تلبي احتياجات التخزين عالية السرعة". متحف تاريخ الكمبيوتر . تم الاسترجاع في 19 يونيو 2019 .
  2. ^ "1970: ذاكرة الوصول العشوائي الديناميكية MOS تتنافس مع ذاكرة النواة المغناطيسية على السعر". متحف تاريخ الكمبيوتر .
  3. ^ "محاضرات الذاكرة" (PDF) .
  4. ^ abcd Walker, Andrew (17 ديسمبر 2018). "المشكلة مع SRAM". EE Times .
  5. ^ US 3354440A، Arnold S. Farber & Eugene S. Schlig، "مجموعة ذاكرة غير مدمرة"، صدرت في 1967-11-21، مخصصة لشركة IBM [ رابط معطل ] 
  6. ^ إيمرسون دبليو بوغ؛ لايل ر. جونسون؛ جون إتش. بالمر (1991). أنظمة IBM 360 و370 المبكرة. مطبعة معهد ماساتشوستس للتكنولوجيا. ص. 462. رقم ISBN 9780262161237.
  7. ^ فولك، أندرو م.؛ ستول، بيتر أ.؛ ميتروفيتش، بول (الربع الأول من عام 2001). "ذكريات تطوير الرقائق المبكرة في إنتل" (ملف PDF) . مجلة إنتل للتكنولوجيا . 5 (1): 11 – عبر إنتل.
  8. ^ "إنتل في الخمسين: أول منتج لشركة إنتل – 3101". غرفة أخبار إنتل . 2018-05-14. مؤرشف من الأصل في 2023-02-01 . استرجاع 2023-02-01 .
  9. ^ ذاكرة الوصول العشوائي الثابتة Intel 64 بت rubylith : 6, c. 1970 , تم الاسترجاع في 2023-01-28
  10. ^ سيرجي سكوروبوجاتوف (يونيو 2002). "بقايا البيانات ذات درجات الحرارة المنخفضة في ذاكرة الوصول العشوائي الساكنة". مختبر الحاسوب بجامعة كامبريدج . doi :10.48456/tr-536 . تم الاسترجاع في 2008-02-27 .
  11. ^ ab Null, Linda; Lobur, Julia (2006). The Essentials of Computer Organization and Architecture. Jones and Bartlett Publishers. p. 282. ISBN 978-0763737696. تم الاسترجاع بتاريخ 2021-09-14 .
  12. ^ فهد عارف (5 أبريل 2014). "Microsoft Says Xbox One's ESRAM is a "Huge Win" – Explains How it Allows Reaching 1080p/60 FPS" . تم الاسترجاع في 2020-03-24 .
  13. ^ واجهة الذاكرة المشتركة مع TMS320C54x DSP (PDF) ، تم استرجاعها في 2019-05-04
  14. ^ ستام، نيك (21 ديسمبر 1993). "هندسة نظام PCMCIA". مجلة PC . Ziff Davis, Inc. – عبر كتب Google.
  15. ^ ماتزكين، جوناثان (26 ديسمبر 1989). "Atari Portfolio بسعر 399 دولارًا يتحدى أجهزة الكمبيوتر المحمولة". مجلة PC . Ziff Davis, Inc. – عبر كتب Google.
  16. ^ "وحدة المعالجة المركزية محلية الصنع - من الصفر: Svarichevsky Mikhail". 3.14.by .
  17. ^ "دورة الأنظمة المضمنة - الوحدة 15: واجهة ذاكرة SRAM مع المتحكم الدقيق في الأنظمة المضمنة" . تم الاسترجاع في 2024-04-12 .
  18. ^ تنظيم الحاسوب (الطبعة الرابعة). [Sl]: McGraw-Hill. 1996-07-01. ISBN 978-0-07-114323-3.
  19. ^ "3.0V Core Async/Page PSRAM Memory" (PDF) . Micron . تم الاسترجاع في 2019-05-04 .
  20. ^ ab Rathi, Neetu; Kumar, Anil; Gupta, Neeraj; Singh, Sanjay Kumar (2023). "مراجعة تصميمات ذاكرة الوصول العشوائي الساكنة منخفضة الطاقة (SRAM). 2023 IEEE Devices for Integrated Circuit (DevIC) . ص. 455–459. doi :10.1109/DevIC57758.2023.10134887. ISBN 979-8-3503-4726-5. S2CID  258984439.
  21. ^ تشين، واي كاي (3 أكتوبر 2018). دليل VLSI. CRC Press. ISBN 978-1-4200-0596-7- عبر كتب Google.
  22. ^ كولكارني، جاي ديب ب.؛ كيم، كيجونج؛ روي، كوشيك (2007). "ذاكرة وصول عشوائي ثابتة ذات عتبة فرعية تعتمد على محفز شميت بقوة 160 مللي فولت". مجلة IEEE للدوائر ذات الحالة الصلبة . 42 (10): 2303. رمز Bibcode :2007IJSSC..42.2303K. doi :10.1109/JSSC.2007.897148. S2CID  699469.
  23. ^ "ذاكرة وصول عشوائي ثابتة ثنائية المنفذ 9T/18T تتحمل تباين Vt عند 0.45 فولت". مارس 2011. ص. 1-4. doi :10.1109/ISQED.2011.5770728. S2CID  6397769.
  24. ^ براءة اختراع الولايات المتحدة رقم 6975532: ذاكرة الوصول العشوائي شبه الثابتة [ رابط ميت دائم ]
  25. ^ "تحسين المساحة في خلايا SRAM بسعة 6T و8T مع مراعاة التباين الخامس في العمليات المستقبلية -- MORITA et al. E90-C (10): 1949 -- IEICE Transactions on Electronics". مؤرشف من الأصل في 2008-12-05.
  26. ^ بريستون، رونالد ب. (2001). "14: ملفات التسجيل والذاكرة المؤقتة" (PDF) . تصميم دوائر المعالجات الدقيقة عالية الأداء . مطبعة معهد مهندسي الكهرباء والإلكترونيات. ص. 290. مؤرشف من الأصل (PDF) في 2013-05-09 . تم الاسترجاع في 2013-02-01 .
  27. ^ براءة اختراع الولايات المتحدة رقم 6975531: خلية مكسب ذاكرة الوصول العشوائي الديناميكية ذات الترانزستور 6F2
  28. ^ تقنية 3T-iRAM(r)
  29. ^ كابير، حسين محمد ديبو؛ تشان، مانسون (2 يناير 2015). "نظام شحن مسبق لذاكرة الوصول العشوائي الساكنة لتقليل قوة الكتابة". معاملات هونج كونج . 22 (1): 1-8. doi :10.1080/1023697X.2014.970761. S2CID  108574841 – عبر CrossRef.
  30. ^ "CiteSeerX". CiteSeerX . CiteSeerX 10.1.1.119.3735 . 
  31. ^ ووكر، أندرو (6 فبراير 2019). "السباق بدأ". EE Times .
  32. ^ ab Reda, Boumchedda (20 مايو 2019). "تصميم ذاكرة الوصول العشوائي الساكنة منخفضة الجهد للغاية والموفرة للطاقة مع التقنيات الجديدة لتطبيقات إنترنت الأشياء". جامعة غرونوبل ألب .
Retrieved from "https://en.wikipedia.org/w/index.php?title=Static_random-access_memory&oldid=1249453446"
Original text
Rate this translation
Your feedback will be used to help improve Google Translate